第一步：也是最重要的一步，备份整个工程文件夹。
防止操作过程中误操作导致工程文件出问题，万一出问题，没有备份，调整代价比较大
第二步：确认当前PCB和原理图的网表统一。
稳妥做法：
2a:原理图生成网表
2b:pcb再导入一遍网表
上述两步确保当前PCB和原理图和网表对应关系没有问题。
第三步：PCB位号重排
文件栏–>Logic–>Auto Rename Refdes–>Rename
打开Rename Refdes窗口
可以勾选Use default grid，然后点击More选项进行设置
通常的Set Up选项设置如下，大家有时间可以试试其他的设置都是什么作用
然后点击Close，Rename，close。这时看图中的位号已经重新排布了。
重点来了，重排后的PCB一定要保存。
重点来了，重排后的PCB一定要保存。
重点来了，重排后的PCB一定要保存。
第四步 PCB位号反标到原理图
鼠标点击工程名，文件栏选Tools–>Back Annotate
在Backannotate窗口中设置好第三步中保存的PCB及第二步中的网表。然后点击确认
执行完后，会发现原理图中的位号已更新。保存原理图工程。
第五步：验证
5a:将第四步保存的原理图，重新导出网表
5b:打开PCB，重新导入上一步输出的网表，并查看PCB状态是否OK
通常PCB查看状态可以通过Display–>Status，来查看。如果status状态和之前未反标时的status一致，就没有问题。
