2024年5月22日,湖南大学刘渊(Yuan Liu)教授课题组,在《Nature》上发布了一篇题为“Monolithic three-dimensional tier-by-tier integration via van der Waals lamination”的论文。第一作者为湖南大学物理与微电子科学学院陆冬林(Donglin Lu)博士。论文内容如下:
一、 摘要
二维(2D)半导体由于其表面无悬挂键和能够与各种基底集成而不受传统晶格匹配的约束,展示出在三维单片(monolithic three-dimensional,M3D)集成方面具有巨大潜力。然而,由于原子级的体厚度,2D半导体与微电子学中各种高能工艺不兼容,其中多个2D电路层的M3D集成具有挑战性。在这里,作者提出了一种替代的低温M3D集成方法,通过范德华(van der Waals,vdW)层压整个预制电路层,其中加工温度控制在120°C。通过进一步逐层重复vdW层压工艺,在垂直方向实现了具有10个电路层的M3D集成系统,克服了以往的热预算限制。详细的电气特性表征表明,在顶部重复层压vdW电路层后,底部2D晶体管不受影响。此外,通过通过vdW层间通孔垂直连接不同层内的器件,实现了所需系统功能的各种逻辑和异质结构。作者的提供了一种低温方法,用于制备具有更多层数的M3D电路。
二、背景介绍
三维单片(Monolithic three-dimensional ,M3D)集成是指在同一晶片上通过上层层叠的沉积逐步制备多个堆叠层。这种3D结构不仅可以克服尺寸限制,实现更高的器件密度,还可以支持新的3D计算系统,其中多功能层(如逻辑、存储和传感器)可以紧密地共存并垂直互连。到目前为止,硅基M3D集成面临的一个主要挑战是其低热预算,即上层的工艺温度不应超过后端工序温度,通常低于450°C,以避免性能下降和杂质扩散到下层。由于硅晶体管需要在较高温度下制造(通常大于600°C),热预算限制了M3D集成系统的发展。因此,迫切需要探索新的半导体材料和集成工艺,以用于未来的M3D集成。
近年来,二维(2D)半导体在M3D集成方面显示出巨大的潜力。具有无悬挂键表面的2D半导体