一，转换时间

        ADC 是挂载在 APB2 总线（PCLK2）上的，经过分频器得到 ADC 时钟（ADCCLK），最高 14 MHz。
 

        转换时间=采样时间+12.5个周期

      12.5个周期是固定的，一般我们设置 PCLK2=72M，经过 ADC 预分频器能分频到最大的时钟只能是 12M，采样周期设置为 1.5 个周期，算出最短的转换时间为 1.17us。
        采样时间是 1.5个周期，采样时间加12.5个周期 / 14 = 转换时间

二，中断及事件

        

DMA请求（只适用于规则组）

规则组每个通道转换结束后，除了可以产生中断外，还可以产生DMA请求，我们利用DMA及时把转换好的数据传输到指定的内存里，防止数据被覆盖。

三，校准

        3.1 ADC有一个内置自校准模式。校准可大幅减小因内部电容器组的变化而造成的准精度误差。在校准期间，在每个电容器上都会计算出一个误差修正码(数字值)，这个码用于消除在随后的转换中每个电容器上产生的误差。

通过设置ADC_CR2寄存器的CAL位启动校准。一旦校准结束， CAL位被硬件复位，可以开始正常转换。建议在上电时执行一次ADC校准。校准阶段结束后，校准码储存在ADC_DR中。

建议在每次上电后执行一次校准。

        3.2 单次转换和连续转换
单次转换：只转换一次

连续转换：转换一次之后，立马进行下一次转换

        3.3 扫描模式

        关闭扫描模式：只转换ADC_SQRx或ADC_JSQR选中的第一个通道

        打开扫描模式：扫描所有被ADC_SQRx或ADC_JSQR选中的所有通道