期末复习资料——计算机系统基础

第一章

1、下列关于机器字长、指令字长和存储字长的说法中，正确的时_②、③_

①三者在数值上总是相等的。②三者在数值上可能不相等。③存储字长是存放在一个存储单元中的二进制代码位数。④数据字长就是MDR的位数。

机器字长、指令字长和存储字长，三者在数值上可以相等也可以不等，视不同机器而定。
一个存储单元中的二进制代码的位数称为存储字长。存储字长等于MDR的位数，
数据字长是数据总线一次能并行传送信息的位数，它可以不等于MDR的位数

2、存储字长是指存放在一个存储单元中的二进制代码的位数。

3、电子计算机的算术/逻辑运算单元、控制单元及存储器合称为为主机

4、下列哪些是计算机组成讨论的问题____ABC_

A 如何分析指令 B如何取指令 C如何实现乘法指令 D如何设计算法

5、计算机系统的层次结构可以分为五层,其层次之间的依存关系是：上层实现对下层的功能扩展，而下层是实现上层的基础。

6、控制器的组成部分有：程序计数器、指令寄存器、控制单元，不包括乘商寄存器。课本P16

7、下列描述中 D 是正确的。

A、以上答案都正确；

B、控制器能理解、解释并执行所有的指令及存储结果；（过于绝对，实际情况是控制器只能执行特定的指令，并非所有的指令）

C、所有的数据运算都在CPU的控制器中完成；（不是所有的数据运算都在CPU的控制器中完成，实际上数据运算也包括在运算器中完成。）

D、一台计算机包括输入设备、输出设备、控制器、存储器及运算器五个部件。

8、在下列说法中__A__是错误的。

A、计算机的速度完全取决于主频

B、计算机的速度不完全取决于主频

C、计算机的速度和主频、机器周期内平均含时钟周期数及机器的平均指令执行速度有关

9、计算机中_B_负责指令译码。

A、输入输出译码电路 B、控制单元

C、算术逻辑单元 D、存储器译码电路

A、输入输出译码电路：负责将计算机与外部设备进行数据传输和通信，将输入输出数据转换成计算机可处理的二进制数。

C、算术逻辑单元：负责完成计算机中的算术运算和逻辑运算，包括加、减、乘、除、与、或、非、异或等操作。

D、存储器译码电路：负责将计算机需要读取或写入的内存地址进行解析和处理，找到所需的数据并进行访问。

10、32位微机是指计算机所用CPU（ B）

A、能处理32个字符 B、能同时处理32位的二进制数

C、具有32个寄存器 D、具有32位寄存器

11、目前的计算机，从原理上讲：指令和数据都以二进制形式存放。

12、以下哪些术语是用来评价CPU的性能__ ABD ____。

A、MIPS B、CPI C、MDR D、FLOPS

13、以下缩写中,不是寄存器的是__ _

A、ACC B、MQ C、CU D、IR
CU是控制单元，负责指令译码

14、由0、1代码组成的语言成为机器语言。

15、汇编语言与机器语言的对应关系为：一对一

16、带有处理器的设备一般称为__智能化____设备。

17、存放当前指令的寄存器是：IR，而PC用于存放当前欲执行的指令的地址。

18、以下说法错误的是___ D _____。

A、软件的功能与硬件的功能在逻辑上是等效的

B、硬件实现的功能一般比软件实现具有更高的执行速度

C、硬盘是外部设备

D、软件的功能不能用硬件取代

软件和硬件具有逻辑上的等效性，硬件实现具有更高的执行速度，软件实现具有更好的灵活性、执行频繁、硬件实现代价不是很高的功能通常由硬件实现。因此软件的功能不能用硬件取代是错误的。

19、完整的计算机系统包括：配套的硬件设备和软件系统。

20、Intel80486是32位微处理器,Pentium是___64___位微处理器。

21、电子计算机问世至今,新型机器不断推陈出新,不管怎么更新,依然保留“存储程序”的概念,最早提出这种概念的是__冯诺依曼____。

22、冯·诺依曼机工作的基本方式的特点是：按地址访问并顺序执行命令。

21、关于CPU主频、CPI、MIPS、MFLOPS说法,正确的是_____ D ___。

A、CPU主频是指CPU系统执⾏指令的频率,CPI是执⾏⼀条指令平均使⽤的频率

B、MIPS是描述CPU执⾏指令的频率,MFLOP是计算机系统的浮点数指令

C、CPI是执⾏⼀条指令平均使⽤CPU时钟的个数,MIPS描述⼀条CPU指令平均使⽤的CPU时钟数

D、CPU主频指CPU使⽤的时钟脉冲频率,CPI是执⾏⼀条指令平均使⽤的CPU时钟数

A、错误。CPU主频是指CPU使用的时钟脉冲频率，而不是CPU系统执行指令的频率。

B、错误。MIPS是描述每秒钟可以执行的百万条指令数，而MFLOPS是描述每秒钟可以执行的百万浮点运算次数，它们描述的是不同类型的计算能力。

C、错误。CPI是指执行一条指令所需的CPU时钟数，而不是使用CPU时钟的个数。MIPS描述的是每条指令平均使用的CPU时钟数，而不是CPI。

D、正确。CPU主频指的是CPU使用的时钟脉冲频率，一般以GHz为单位表示。CPI是指执行一条指令所需的CPU时钟数，它与CPU主频一起决定了CPU的性能。

15、下列__D____属于应用软件。

A、连接程序 B、编译系统

C、操作系统 D、文本处理

A、连接程序和B、编译系统都不属于应用软件，它们是系统软件。

C、操作系统也是系统软件，它是计算机硬件和应用软件之间的桥梁，负责管理计算机的资源和提供各种服务。

2、若一个8位的计算机系统以16位来表示地址,则该计算机系统有__2^16（65536）个地址空间。

1、MIPS = F/CPI

平均CPI = 0.5*2+0.2*3+0.1*4+0.2*5=3

所以MIPS=1.2*10^9/（3*10^6）=400MIPS

执行时间 = (指令数 × CPI) / 时钟频率.

由于 M1 和 M2 具有相同的指令系结构, 则程序 P 在 M1 和 M2 的指令数相同.

于是比值为 CPI1 / 时钟频率1 : CPI2 / 时钟频率2 。即 2/1.5 : 1/1.2 = 1.6

例2：某计算机主频为1GHZ，在其上运行的目标代码包含2×10^5条指令，分4类，各类指令所占比例和各自CPI如下表所示，求程序的MIPS。，求该段程序的CPU时间。

指令类型	CPI	指令比例
算术与逻辑	1	60%
Load/Store	2	18%
转移	4	12%
Cache缺失访存	8	10%

答案：

根据CPU的全性能公式：MIPS=f/（CPI*10^6）

CPI=1*60%+2*18%+4*12%+8*10%=2.24

MIPS=f/（CPI*10^6）=1*10^9/(2.24*10^6)=446.4

方法1：利用CPI

CPU时间=2*10^5*CPI/f=(2*10^5*2.24/10^9)=4.48*10^-4(秒)

方法2：利用MIPS

CPU时间=指令数量/（MIPS*10^6）=2*10^5/((10^3/2.24)*10^6)=4.48*10^-4(秒)

例4：假设在某个程序中，指令A占60%,指令B占40%，机器M1执行一条A要1个时钟周期，执行一条B要2个时钟周期;机器M2执行一条A和一条B各要1.5个时钟周期，试比较两台机器的速度。

答案：

CPI1=60%x1+40%x2=1.4T

CPI2=60% x1.5+40% 1.5=1.5T所以M1比M2快.

第三章

一、判断

1、总线带宽可以理解为总线的数据传输速率。(√ )

2、组成总线时不仅要提供传输信息的物理传输线,还应有实现信息传输控制的器件,它们是总线缓冲器和总线控制器。( √)

3、使用三态门电路可以构成数据总线,它的输出电平有逻辑“1”、逻辑“0”和高阻(浮空)三种状态。( √)

4、计算机系统中的所有与存储器和I/O设备有关的控制信号、时序信号,以及来自存储器和I/O设备的响应信号都由控制总线来提供信息传送通路。(√)

5、独立请求方式,每台设备均有一对总线请求线和总线同意线。( √ )

6、在计算机的总线中,地址信息、数据信息和控制信息不能同时出现在总线上。(× )

7、计算机使用总线结构的主要优点是便于实现模块化,同时减少了信息传输线的数目。( √)

8、以下关于总线的叙述,正确的是( )

①总线忙信号由总线控制器建立,

②计数器定时查询方式不需要总线同意信号,

③链式查询方式、计数器查询方式、独立请求方式所需控制线路由少到多排序是:链式查询方式,独立请求方式,计数器查询方式

A、①③

B、②③

C、③

D、②

答案：D

Ⅰ:在总线控制中,申请使用总线的设备向总线控制器发出“总线请求”信号,由总线控制器进行裁决。如果经裁决允许该设备使用总线,就由总线控制器向该设备发出“总线允许”信号,该设备收到信号后发出“总线忙”信号,用于通知其他设备总线已被占用。当该设备使用完总线时,将“总线忙”信号撤销,释放总线。所以总线忙信号的建立者是获得总线控制权的设备,所以I错误。

Ⅱ:计数器定时查询方式只需要总线忙信号线和总线请求信号线,而不需要总线同意信号线,所以Ⅱ正确。

Ⅲ:链式查询仅用了2根线即可确定总线使用权属于哪个设备(BS总线忙信号线不参加使用权的确定,所以不是3根);在计数器查询中需要使用[log2n]+1根线(其中n表示允许接纳的最大设备数);独立请求是每一台设备均有一对总线请求线和一对总线同意线,所以独立请求方式需采用2N根线(其中N表示允许接纳的最大设备数),所以Ⅲ错误。

二、填空

1、所谓三总线结构的计算机是指：I/O总线，主存总线和DMA总线三组传输线

2、一个总线传输周期包括几个阶段：申请分配阶段、寻址阶段、传数阶段、结束阶段。

3、总线特性包括：功能特性，电气特性、时间特性、机械特性。

4、在计算机的总线中,不同信号在同一条信号线上分时传输的方式称为 ( )

A、并行传输

B 总线复用

C 并行或串行传输

D 串行传输

在计算机的总线中，不同信号在同一条信号线上分时传输的方式称为串行传输。串行传输是一种数据传输方式，其中数据位按照顺序一个接一个地传输，通过将每个数据位转换成连续的电信号来实现。

并行传输是一种数据传输方式，其中多个数据位同时通过多条并行的信号线传输。每个数据位都有自己的信号线，可以同时传输多个数据位，从而实现更快的数据传输速度。

而总线复用是一种技术，在总线上同时传输多个数据流。它可以通过时间分割或频率分割的方法，将不同的数据流分配给总线的不同部分进行传输。总线复用可以提高总线的利用率和传输效率。

所以，选项A并行传输不正确，选项B总线复用是描述总线上多个r数据流同时传输的方式，选项C并行或串行传输是不准确的描述，而选项D串行传输则正确地描述了不同信号在同一条信号线上分时传输的方式。

三、选择

1、计算机使用总线结构便于增减外设,同时( )。

A、减少信息传输量 B、提高信息的传输速度

C、减少信息传输线的条数 D、提高信息传输的并行性

总线既可以传输数据，又可以传输地址和控制信号。

2、总线宽度⼜称总线位宽,它是总线上同时能够传输的数据位数,通常是指( A )的根数。

A、数据总线 B、数据总线+控制总线+地址总线

C、地址总线 D、控制总线

3、在三种集中式总线控制中, ( 独⽴请求 ) ⽅式反应最快。

在三种集中式总线控制中, (链式查询 )方式对电路故障最敏感

A、计数器式定时查询 B、链式查询

C、独⽴请求 D、都一样

常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求。特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。

4、总线的异步通信方式是 (C )

A、即采用时钟信号,又采用握手信号

B、只采用时钟信号,不采用握手信号

C、不采用时钟信号,只采用握手信号

D、不采用时钟信号,不采用握手信号

5、“BS：总线忙”信号的建立者是（ D）

A、发起总线请求的设备 B、总线控制器

C、CPU D、获得总线控制权的设备

计算机的总线分为：控制总线、数据总线和地址总线。

1、控制总线：主要用来传送控制信号和时序信号。

2、数据总线：是双向三态形式的总线，即它既可以把CPU的数据传送到存储器或输入输出接口等其它部件，也可以将其它部件的数据传送到CPU。

3、地址总线：是由CPU 或有DMA 能力的单元，用来沟通这些单元想要存取（读取/写入）。

6、系统总线用来连接( C)

A、寄存器和运算器部件 B、运算器和控制器部件

C、CPU、主存和外设部件 （IO接口） D、接口和外部设备

7、下列不属于计算机局部总线的是（D ）

A、AGP B、VESA C、PCI D、ISA

8、下列选项中的英文缩写均为总线标准的是( AB )

A、PCI B、USB C、CPI D、MIPS

四、计算

假设某系统总线在一个总线传输周期中并行传输4字节信息,一个总线传输周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是( 20MB/s

过程：Hz=1/s，所以总线带宽=10MHz/2*4B=20M/s

设总线的时钟频率为8MHZ，总线传输一次数据需要一个时钟周期。如果一次传送16位数据，试问总线带宽是多少？128Mbps

过程：16b*8MHz=128Mbps

某同步总线的时钟频率为100MHz,宽度为32位,地址/数据线复用,每传输一个地址或数据占用一个时钟周期,若该总线支持突发传输方式,则一次“主存写”总线事物传输128位数据所需要的时间至少是(50ns)

时钟频率为100MHz，则时钟周期为1/100MHz＝10ns，传输128位数据需要128/32＝4个时钟周期，接受“主存写”这一命令还需要1个时钟周期。

综上，需要5个时钟周期，即50ns

第四章

一、判断

1、下面是有关DRAM和SRAM存储器芯片的叙述( )

①DRAM芯片的集成度比SRAM芯片的高 √

②DRAM芯片的成本比SRAM芯片高 ×

③DRAM芯片的速度比SRAM芯片快 ×

④DRAM芯片工作时需要刷新,SRAM芯片工作时不需要刷新 √

通常情况下,错误的是 ②③ 王道P87

2、下列有关RAM和ROM的叙述中,正确的是(C ) ①RAM是易失性存储器,ROM是非易失性存储器 ②RAM和ROM都采用随机存取方式进行信息访问 ③RAM和ROM都可用作Cache（DRAM用作主存，SRAM用作Cache）④RAM和ROM都需要进行刷新

A②③④ B①②③ C①② D②③

一般Cache采用高速的SRAM制作，比ROM速度快很多，因此Ⅲ是错误的，排除法即可选A。动态RAM是靠MOS电路中的栅极电容来记忆信息的。由于电容上的电荷会泄漏,需要定时给与补充,所以动态 RAM需要设置刷新电路。RAM需要刷新，而ROM不需要刷新。

ROM与RAM两者的差别：

(1) RAM是随机存取存储器; ROM是只读存储器；

(2) RAM是易失性的，一旦掉电，则所有信息全部丢失；ROM是非易失性的，其信息可以长期保存，常用于存放一些固定用的数据和程序，如计算机的自检程序、BIOS、游戏卡中的游戏，等等。

3、下列( )是动态半导体存储器的特点 ①工作中存储器内容会产生变化 ②每隔一定时间,需要根据原存内容重新写入一遍 ③一次完整的刷新过程需要占用两个存储周期 ④一次完整的刷新过程只需要占用一个存储周期

A②③ B①③ C②④ D③

动态半导体存储器是利用电容存储电荷的特性记录信息,由于电容会放电,所以必须在电荷流失前对电容充电,即刷新。方法是每隔一定时间,根据原存内容重新写入一遍,所以I错误,其他的选项请参考下面的补充知识点。

4、以下关于校验码的叙述中,正确的是(②⑤ ) ①校验码的码距必须大于2 ②校验码的码距越大,检错、错纠能力越强 ③增加奇偶校验位的位数,可以提高奇偶校验的正确性 ④采用奇偶校验,可检测出一位数据错误的位置并加以纠正 ⑤采用海明校验,可以检测出一位数据错误的位置,并加以纠正

奇偶校验码的码距等于2,可以检测出一位错误(或奇数位错误),但不能确定出错的位置,也不能检测出偶数位错误

二、填空

1、DRAM的刷新是以行为单位的。

2、地址总线A0(高位)~A15(低位),用4K×4位的存储芯片组成16 KB存储器,则产生片选信号的译码器的输入地址线应该是( A2 A3 )

由A15为地址线的低位，接入各芯片的是地址线的低12位，即A15~A4 ，共有8个芯片，组成16KB寄存器，则由高两位地址作为译码器的输入。

3、计算机的存储系统是指：Cache、主存储器和辅存储器

三、选择

1、存储器分层体系结构中,存储器从速度最快到最慢的排列顺序是( )

A、寄存器-主存-Cache-辅存

B、寄存器-主存-辅存-Cache

C、寄存器-Cache -主存-辅存

D、寄存器-Cache-辅存-主存

2、下列关于多级存储系统的说法中,正确的是( )

①多级存储系统是为了降低存储成本

②虚拟存储器中主存和辅存之间的数据调动对任何程序原始透明

③CPU只能与Cache直接交换信息,CPU与主存交换信息也需要经过Cache

（CPU可以和主存交换信息，可以不通过Cache）

A①②③ B①

C①② D②

3、动态RAM采用下列哪种刷新方式时,不存在死时间 (C ) 王道P87

A集中刷新 B都不对

C分散刷新 D异步刷新

4、某计算机使用四体交叉编址存储器,假定在存储器总线上出现的主存地址(十进制)序列为8005,8006,8007,8008,8001,8002,8003,8004,8000,则可能发生保存冲突的地址对是( D)王道P95

A8002和8007 B8004和8008

C8001和8008 D8000和8004

5、某计算机字长 32位,下列地址属性中属于按双字长边界对齐的是( D)

A存储器地址线低二位全部为0 B存储器地址线低三位取值随意

C存储器地址线最低为0 D存储器地址线低三位全部为0

32×2/8=8=2＾3，所以是三位。比如起始地址是0000H，为了对齐，第二个地址就是0008H，所以低三位要为0。

15、磁盘属于 直接存取类型 的存储器。

6、U盘属于(A )类型的存储器

A只读存储器 B高速缓存

C主存 D随机存取存储器

7、对有高速缓存、主存、硬盘构成的三级存储体系,CPU访问该存储系统时发送的地址为(D )。

A高速缓存地址 B虚拟地址

C磁盘地址 D主存物理地址

8、在多级存储体系中,“Cache-主存”结构的作用是解决(D )的问题

A辅存与CPU速度不匹配 B主存与辅存速度不匹配

C主存容量不足 D主存与CPU速度不匹配

9、交叉存储器实际上是一种的(C 模块式 )存储器,它能( 并行 )执行多个独立的读/写操作。

A整体式、并行 B模块式、串行

C模块式、并行 D整体式、串行

10、存储器的存取周期是指( D)

A存储器的读出时间

B存储器的写入时间

C存储器进行一次读或写操作所需的平均时间

D存储器进行连续读或写操作所允许的最短时间间隔

11、某32位计算机的Cache容量为16 KBCPU访问Cache系统失效时,通常不仅主存向CPU传送信息,同时还需要将信息写入Cache,在此过程中传送和写入信息的数据宽度各为( C )。

A字、字 B块、块

C字、块 D块、页

DRAM的刷新是以行为单位的（DRAM行列地址复用），此处为SRAM。

12、在下列几种存储器中,CPU不能直接访问的是(D )

A内存 BCache

C寄存器 D硬盘

13、在Cache中常用的替换策略有随机法、先进先出法、近期最少使用法,其中与局部性原理有关的是(B )。

A先进先出法 B近期最少使用法

C都不是 D随机法

14、用海明码来发现并纠正一位错,信息位为8位,则校验位的位数为( D)

A 1 B 3 C 8 D 4解析：2^k≥n+k+1（校验位数公式）

16、下列关于闪存的叙述中,错误的是(D )

A 断电后信息不丢失,是一种非易失性存储器
B 存储元由MOS管组成,是一种半导体存储器
C 采用随机访问方式,可替代计算机外部存储器
D 信息可读可写,并且读、写速度一样快

闪存是电子可擦除只读存储器(EEPROM)的变种，闪存掉电后信息不丢失，是一种非易失性存储器。采用随机访问方式，可替代计算机外部存储器。闪存是一种半导体存储器，不能实现信息可读可写。删除或重写闪存中的内容是有条件的，而且有次数的限制。闪存与EEPROM不同的是，它能在字节水平上进行删除和重写而不是整个芯片擦写，这样闪存就比EEPROM的更新速度快。

17、计算机的存储器采用分级方式是为了( C)

A方便编程 B保存大量数据方便

C解决容量,速度,价格三者之间的矛盾 D操作方便

18、采用指令Cache与数据Cache分离的主要目的是(B )。

A降低CPU平均访问时间 B减少指令流水线资源冲突

C提高Cache的命中率 D降低Cache的缺失损失

19、一个四体并行低位交叉存储器,每个模块的容量是64K×32位,存取周期为200ns,总线周期为50ns,在下列叙述中,( C)是正确的。

A在50ns内,每个模块能向CPU提供32位二进制信息

B以上都不对

C在200ns内,存储器能向CPU提供128位二进制信息

4个模块，每个模块之间是并行运作的，每个模块数据位宽是32位，4个并行就是128位。

D在200ns内,存储器能向CPU提供256位二进制信息

4个模块，每个模块之间是并行运作的，每个模块数据位宽是32位，4个并行就是128位。

20、80386DX是32位系统,以4B为编址单位,在该系统中用8 KB (8K×8位)的存储芯片构造32 KB的存储体时,应完成存储器的( )设计。

A、字位均不扩展 B、字扩展

C、位扩展 D、字位扩展

四、计算

1、已知单个存储体的存储周期为110ns,总线传输周期为10ns,采用低位交叉编址的多模块存储器时,存储体数应(大于等于11 )

2某容量为256MB的存储器由若干个4M×8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚总数是(19 )

4M * 8，则需要 22 条地址线、8 条数据线。DRAM 芯片的地址线，在芯片中，是分时复用的，仅需一半的引脚数，即够用。

3、有一主存-Cache层次的存储器,其主存容量为1MB,Cache容量为16 KB,每块有8个字,每字32位,采用直接地址映像方式,若主存地址为35301H,且CPU访问Cache命中,则在Cache的第[十进制表示] 152 字块中[Cache起始字块为第0字块]。王道P118

解析:首先将主存地址35301H写成二进制,即0011 0101 0011 0000 0001,然后主要是分析该主存地址哪些位才是Cache字块地址。低位是块内地址,高位是主存字块标记位,所以中间的部分就是Cache字块地址;题目中给出每字块有8个字,每字为32位,所以每字块的大小为32B,故块内地址需要低5位来表示。另外,要求主存字块标记位,只需求主存包含了多少个Cache即可,1MB/16KB=64,所以需要6位来表示主存字块标记位,二进制地址就划分为如下格式: 001101 01001 1000 00001

(主存字块标记位) (Cache字块地址) (块内地址)

010011000的十进制数为152

4、有效容量为128 KB的Cache,每块16B,采用8路组相连,字节地址为1234567H的单元,调入该Cache,则其标记应为 048D;48D

128KB的Cache，每块16B，那么总共有128KB/16B=2^13块，采用8路组相联，于是可划分为 2^13/8=2^10组，需要10位来寻址；每块16B（2^4），字块内地址为4位；

再根据字节地址1234567H，对应二进制为 0001 0010 0011 0100 0101 0110 0111

除去低位的Cache字块标记和字块内地址，可知高14位为主存字块标记，00 0100 1000 1101，对应十六进制为 048DH

5、在32位的机器上存放12345678H,假定该存储单元的最低字节地址为0X4000,则在小端存储模式下存在在4002H单元的内容是 34 H

6、某存储器容量为64 KB,按字节编址,地址4000H~5FFFH为ROM区,其余为RAM区,若采用8K×4位的SRAM芯片进行设计,则需要该芯片的数量是( 14)

5FFFH -4000H= 1fff = 1 1111 1111 1111 =8KB

64KB-8KB = 56KB

56KB / 8KB =7 片8kB

7 * 2=14 片 8k*4bit

7、已知接收到的海明码为0100111(按配偶原则配置),则欲传送的信息是 0101

C1	C2		C3
1	2	3	4	5	6	7
0	1	0	0	1	1	1

P1=1⊕3⊕5⊕7=0⊕0⊕1⊕1=0

P2=2⊕3⊕6⊕7=1⊕0⊕1⊕1=1

P3=4⊕5⊕6⊕7=0⊕1⊕1⊕1=1

P2与P3共同位置为第6位，即第6位1应该为0

得到正确汉明码为0100101，欲传送信息为0101

8、按配奇原则配置1100111的汉明码为(10101000111

2^k > =n+k+1

2^k >=11+1 k=4

假设接收到的汉明码为：c1’c2’b4’c3’b3’b2’b1’

纠错过程如下：

P1=c1’⊕b4’⊕b3’⊕b1’

P2=c2’⊕b4’⊕b2’⊕b1’

P3=c3’⊕b3’⊕b2’⊕b1’

如果收到的汉明码为1100100，则p3p2p1=011，说明代码有错，第3位（b4’）出错，有效信息为：1100

如果收到的汉明码为1100111，则p3p2p1=111，说明代码有错，第7位（b1’）出错，有效信息为：0110

如果收到的汉明码为1100000，则p3p2p1=110，说明代码有错，第6位（b2’）出错，有效信息为：0010

如果收到的汉明码为1100001，则p3p2p1=001，说明代码有错，第1位（c1’）出错，有效信息为：0001

9、设机器字长为32位,一个容量为16MB的存储器,CPU按半字寻址,其可寻址的单元数是2^23 2^24 / (32/8/2)

10、若某存储器存储周期为250ns,每次读出16位,该存储器的数据传输率是 8*10^6 B/s

1/250ns * 2 = 1/250*10^-9 * 2

11、在高速缓存系统中,主存容量为12MB,Cache容量为400 KB,则该存储系统的容量为12MB

12、某计算机主存容量为64 KB,其中ROM区为4 KB,其余为RAM区,按字节编址,现要用2 K×8位的ROM芯片和4 K×4位的RAM芯片来设计该存储器,需要上述规格的ROM芯片数和RAM芯片数分别是 2、 30

13、若片选地址为111时,选定某一32K×16位的存储芯片工作,则该芯片在存储器中的首地址和末地址分别为 38000H，3FFFFH

片选地址为111时，可知片选地址是3位，而 32K×16 位的存储芯片，有地址线15根（片内地址），因此地址总位数为 18 位，现高 3 位为 111，

则首地址为11 1000 0000 0000 0000，末地址为 11 1111 1111 1111 1111。

14、在一个容量为128KB的SRAM存储器芯片上，按字长32位编址，其地址范围可从0000H到7fffH。

容量为128KB：128 KB = 2^17 2^17 B = 2^20 bit

字长32位（2^5 bit）编址存放：2^20 / 32 = 2^15 = 32768

32768 转化为十六进制为 8000 H，因此地址范围从0000H-7fffH

15、假定用若干2K×4位的芯片组成一个8K×8位的存储器,则地址0B1FH所在芯片的最小地址是 0800H

首先2Kx4位组成一个8Kx8位，很显然首先先满足位扩展，4位组成8位需要2片，故两片一组，再进行字扩展，2K组成8K需要4组，故一共需要8片。8K=2^13很显然需要13根地址线，而单个芯片2k很显然需要11根地址线，这时13-11=2根地址线作为2-4译码器的扩展地址线，故一组芯片中，选片的地址为00,01,10,11，代表4组选片的地址，而后面的11位（000 0000 0000~111 1111 1111）作为片内地址。

题目中0B1FH=0000 1011 0001 1111，很显然取低11位作为片内地址，低12~13位作为片选地址，很显然 0B1FH低十三位为=000（0 1）（011 0001 1111）很显然选片地址为01 代表第二组芯片。

第二组芯片的地址范围为（0000 1000 0000 0000~0000 1111 1111 1111）=2^11个地址所以所在芯片的最小地址为0000 1000 0000 0000 =0800H。（进行当前8位的存储器中，我们要将2个4位的芯片，当成一个8位的芯片看待！！！）

16、某计算机的Cache共有16块,采用二路组相联映射方式,即每组2块,每个主存块大小为32B,按字节编址,主存129号单元所在主存块应装入的Cache组号是 4

由于主存块大小为32字节，所以129号单元位于第4块上(129/32取整等于4)。

而cache共有16块，采用2路组相联映射，所以共有8组。

主存块号i与Cache组号j映射关系为：j=i mod 8，所以j=4 mod 8=4，即129号单元装入到第4组。129 = 1000 0001

129/32B % 8组 =4

在Cache和主存构成的两级存储体系中,主存与Cache同时访问,Cache的存取时间是100ns,主存的存取时间是1000ns秒,若希望有效平均存取时间不超过Cache存取时间的115%,则Cache的命中率至少因为( )99%

平均存取时间公式：h*tc+(1-h)*tm

过程：h*100ns+（1-h）*1000ns<=100ns*115%，解得h≥98.33%

假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中访问Cache缺失50次,则Cache的命中率是( )。 95%

解析：Cache命中率=访问Cache的次数/访存总次数（即访问Cache次数+访问主存次数）=（1000-50）/1000*100%=95%

若内存地址区间为4000H~43FFH,每个存储单元可存储16位二进制数,该内存区域用4片存储芯片构成,构成该内存所用的存储器芯片的容量是( )

A、256×16位 

B、256×8位

C、512×16位

D、1024×8位

首先计算内容空间的大小：43FFH-4000H+1=1024，其大小为1024×16bit，计算存储芯片的容量：(1024×16bit)/4=256×16bit=512×8bit。据选项提供的内容，只有256×16bit符合提纲的要求。

CPU地址总线有24根,数据总线有32根,用512 K×8位的RAM芯片构成该机的主存储器,则该机主存最多需要(128 )片这样的存储芯片。

解析:地址线为24根,则寻址范围是224,数据线为32根,则字长为32位。主存的总量=2^24×32位,因此所需存储芯片数=(2^24×4B)/(512K×1B)=128。

假定DRAM芯片中存储阵列的行数为r,列数为c,对于一个2K×1位的DRAM芯片,为保证其地址引脚数最少,并尽量减少刷新开销则r,c的取值分别是( )

A、2018、1

B、32、64

C、64、32

D、1、1024

根据 DRAM的结构和原理可知，在分时复用的情况下，芯片引脚个数取决于行地址线和列地址线中的较大值，对于一个2K×1位的DRAM芯片，总共需要11条地址线，只有当一个取5，一个取6时可使管脚数最小，而DRAM的刷新开销取决于行数，因此行地址线应该为5、列地址线为6，即行数2^5=32，列数为2^6=64。

DRAM以行为单位刷新；

第五章

一、判断

1、外围设备一旦申请中断,立刻能得到CPU的响应 ( × )

2、下列功能中属于I/O接口的功能的是( ①②③④ )。

①数据格式的转换②I/O过程中错误与状态检测③I/O操作的控制与定时④与主机和外设通信

3、DMA控制器和CPU可以同时使用总线工作 ( ×)

DMA控制器和CPU不能同时使用总线工作，因为它们会互相干扰。当DMA控制器正在使用总线时，CPU需要等待其完成后才能访问内存或I/O设备。反之亦然。因此，在使用DMA控制器进行数据传输时，CPU通常处于空闲状态。

4、输入输出系统由I/O软件和I/O硬件两部分组成（√）

5、多重中断允许一个更高优先级的中断请求中断另一个中断处理程序的执行（√）

6、下列说法中,错误的是(②③④)

①程序中断过程是由硬件和中断服务程序共同完成的

②在每条指令的执行过程中,每个总线周期要检查一次有无中断请求

③检测有无DMA请求,一般安排在一条指令执行过程的末尾

④中断服务程序的最后指令是无条件转移指令

Ⅰ:程序中断过程由硬件(如向量地址形成部件等)和中断服务程序共同完成的,故Ⅰ正确。

Ⅱ:每条指令执行周期结束后,CPU会统一扫描各个中断源,然后进行判优来决定响应哪个中断源,故Ⅱ错误。

Ⅲ:CPU会在每个存储周期结束后检查是否有DMA请求,故Ⅲ错误。

Ⅳ:中断服务程序的最后指令通常是中断返回指令(RETI),该指令在中断恢复之后,也就是此时CPU中的所有寄存器都已经恢复到了中断之前的状态,因此该指令不需要进行无条件转移,只需要通知CPU开始从PC中取指,进入取指周期即可,事实上,该指令可以理解为,它设置了一个标志,当CPU检测到该标志的时候,就进入新的取指周期,故Ⅳ错误。

7、以下说法中错误的是( C)。

A中断向量方法可提高中断源的识别速度

B重叠处理中断的现象称为中断嵌套

C中断向量地址是中断服务程序的入口地址

D中断服务程序一般是操作系统模块

中断向量地址不是中断服务程序的入口地址。中断向量地址是一个指针，指向中断服务程序的入口地址。

8、DMA方式既能用于控制主机与高速外围设备之间的信息传送,也能代替中断传送方式 (×)

9、DMA工作方式提高了CPU的效率,同时也提高了数据传送的速度。这是由于DMA方式在传送数据时不需要CPU干预,而且在一批数据传送完毕时,也完全不需要CPU干预。( ×)

10、下列叙述中,(C )是正确的。

A、程序中断方式中有中断请求,DMA方式中没有中断请求

B、DMA要等指令周期结束时才可以进行周期窃取

C、程序中断方式和DMA方式中都有中断请求,但目的不同

D、程序中断方式和DMA方式中实现数据传送都需要中断请求（ DMA方式中实现数据传送不需中断请求）

从数据传送来看，程序中断方式靠程序传送，DMA方式靠硬件传送；

从CPU响应时间看，程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期内的任一存取周期结束时响应；

程序中断方式有处理异常事件的能力，DMA方式没有，主要用于大批数据的传送，如：硬盘存取，图像处理，高速数据采集系统等，可提高数据吞吐量；

程序中断需要中断现行程序，故需要保护现场，DMA方式不中断现行程序，无需保护现场；

DMA方式的优先级高于程序中断的优先级。

DMA方式中实现数据传送不需中断请求，所以选项A是错误的；程序中断方式和DMA方式中都有中断请求，但目的不同，所以选项B和D错误，选项C是正确的。

11、通道程序都存放在主存中。课本P158

通道控制方式与DMA控制方式的区别

1）DMA控制方式中需要CPU来控制所传输数据块的大小，传输的内存地址；通道控制方式中这些信息都是由通道来控制管理的。

2）一个DMA控制器对应一台设备与内存传递数据，而一个通道可以控制多台设备与内存的数据交换。

通道程序由通道执行，且只能在具有通道的I／O系统中执行。

12、下列选项中,在I/O总线的数据线上传输的信息包括( ①②③ )。

①I/O接口中的命令字 ②IO接口中的状态字 ③中断类型号

13、下列叙述中,正确的是(D )。

A访问存储器的指令一定不能访问I/O设备

B在统一编址下,不能直接访问I/O设备

C只有I/O指令可以访问I/O设备

D在具有专门I/O指令的计算机中,I/O设备才可以单独编址

14、I/O设备的统一编址就是将I/O地址看称存储器地址的一部分（√）

15、下列关于IO指令的说法中,错误的是( )。

A I/O指令是机器指令的一类

B I/O反应CPU和IO设备交换信息的特点

C I/O指令是CPU系统指令的一部分

D I/O指令的格式和指令格式相同

16、下列关于I/O端口和接口的说法中,正确的是(B )。

A在统一编址方式下,存储单元和I/O设备是靠不同的地址线来区分的

B在独立编址方式下,CPU需要设置专门的输入输出指令访问端口

C在独立编址方式下,存储单元和I/O设备是靠不同的地址线来区分的靠不同I/O指令

D按照不同的数据传送格式,可将接口分为同步传送接口和异步传送接口（分为并行接口和串行接口）

二、选择

1、在主机和外设的信息传送中,(A )不是一种程序控制方式。

A直接存储器存取（即DMA方式） B程序中断

C通道控制 D直接程序传送

2、在统一编址的方式下,区分存储单元和I/O设备是靠( D )。

A不同的地址线 B不同的数据线

C不同的控制线 D不同的地址码

3、程序员进行系统调用,访问设备使用的是( C )。

A物理地址 B从设备地址

C逻辑地址 D主设备地址

4、中断发生时程序计数器内容的保护和更新是由(A )完成的。

A硬件自动 B进栈指令和转移指令

C访存指令 D中断服务程序

5、在具有中断向量表的计算机中,中断向量地址是A )。

A中断服务程序入口地址的地址 B中断服务程序的入口地址

C子程序入口地址 D中断程序断点

6、I /O的编织方式采用统一编址方式时,进行输入/输出的操作的指令是(B )。

A输入/输出指令 B访存指令 C都不对 D控制指令

7、中断响应是在(C )。

A一条指令执行中间 B一条指令执行开始

C一条指令执行之末 D一条指令执行的任何时刻

8、在DMA方式下,数据从内存传送到外设,经过的路径是( C)。

A内存->数据通路->数据总线->外设 B内存->CPU->外设

C内存->数据总线->DMAC->外设 D内存->数据总线->数据通路->外设

9、在各种I/O方式中,中断方式下CPU与外设并行工作,传送与主程序串行工作,DMA方式下CPU与外设并行工作,传送与主程序并行工作。每个空填写“串行”或“并行”。

10、响应外部中断的过程中,中断隐指令完成的操作,除保护断点外,还包括(①③)。课本P199

①关中断②保存通用寄存器的内容③形成中断服务程序入口地址并送被PC

A①②③ B②③ C①② D①③

11、在DMA传送方式中,由 外部设备 发出DMA请求,在传送期间总线控制权由 DMA控制器 掌握。根据题目描述在每个空中选择下列的一个合适内容填写: CPU、内存、外部设备、DMA控制器。

12、能产生DMA请求的总线部件是( B )。

①高速外设②需要与主机批量交换数据的外设③具有DMA接口的外设

A① B③ C②③ D①③

13、关于程序中断方式和DMA方式的叙述.错误的是( )。①DMA的优先级比程序中断的优先级要高②程序中断方式需要保护现场,DMA方式不需要保护现场③程序中断方式的中断请求是为了报告CPU数据的传输结束.而DMA方式的中断请求完全是为了传送数据

A、①③ B、 ②③ C、③ D、②

中断和DMA方式是I/O设备与主机间交换数据常采用的传送控制方式，在这两种控制方式下，CPU和I/O设备可以并行工作。DMA方式的中断请求是为了报告CPU数据的传输结束。中断方式需要执行中断服务程序，并且完成一次程序中断还需要许多辅助操作，所以它主要适用于中、低速外设。 [归纳总结] 中断方式下，外设在做好输入输出准备时，向主机发中断请求，主机接到请求后就暂时中止原来执行的程序，转去执行中断服务程序对外部请求进行处理，在中断处理完毕后返回原来的程序继续执行。DMA方式是在主存和外设之间开辟直接的数据通路，可以进行基本上不需要CPU介入的主存和外设之间的信息传送，这样不仅能保证CPU的高效率，而且能满足高速外设的需要。中断方式和DMA方式的主要区别为： (1)中断方式是程序切换，需要保护和恢复现场；而DMA方式除了开始和结尾时，不占用CPU的任何资源。 (2)对中断请求的响应时间只能发生在每条指令执行完毕时；而对DMA请求的响应时间可以发生在每个机器周期结束时。 (3)中断传送过程需要CPU的干预；而DMA传送过程不需要CPU的干预，故数据传输速率非常高，适合于高速外设的成组数据传送。 (4)DMA请求的优先级高于中断请求。 (5)中断方式具有对异常事件的处理能力，而DMA方式仅局限于完成传送数据块的I/O操作。

14、中断判优逻辑和总线仲裁方式相类似,下列说法中正确的是()。

①在总线仲裁方式中,独立请求方式响应时间最快,是以增加控制线是为代价

②在总线仲裁方式中,计数器定时查询方式有一根总线请求和一根设备地址线,若每次计数都从0开始,则设备号小的优先级高

③总线仲裁方式一般是指I/O设备争用总线的判优方式,而中断判优方式一般是指IO设备争用CPU的判优方式

④中断判优逻辑既可以通过硬件实现,又可以通过软件实现

A、①③④

B、①②④

C、①④

D、①③

答案：A

CPU响应DMA请求一般是在(一个总线周期结束时 )

周期窃取：存取周期

DMA中断响应时刻：机器周期结束时刻

外中断响应时刻：一条指令执行结束时刻

DMA中断优先级>外中断优先级

没有机器周期就选总线周期

三、计算

1、某计算机处理器主频为50MHz,采用定时查询方式控制设备A的I/O,查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间,为保证数据不丢失,每秒需对其查询至少200次,则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是( 0.2% )。

200*500=100 000周期/秒(频率)

50MHZ=50 000 000HZ

100 000/50 000 000=0.2%

2、在程序查询方式的输入输出系统中,假設不考虑处理时间.每一次查询操作需要100个时钟周期,CPU的时钟频率为 50 MHz。现有鼠标和硬盘两个设备，而日CPU必须每秒对鼠标进行30次查询,硬盘以32位字长为单位传输数据,即每32位被 CPU查询一次,传输率为2 MBps（2×220B/s）。求 CPU对这两个设备查询所花费的时间比率,由此可得出什么结论?

(1)CPU每秒对鼠标进行30次查询,所需的时钟周期数为 100*30=3000

根据 CPU的时钟频率为50 MHz,即每秒50*10^6个时钟周期,故对鼠标的査询占用 CPU的时间比率为

[3000/(50*10^6]*100% =0.006%

可见,対鼠标的查询基本不影响 CPU的性能。

(2)对于硬盘,每32位被 CPU查询一次,故每秒查询

2MB/4B= 512K次

则每秒查询的时钟周期数为100 *512 *1024 = 52.4*10^6

故对磁盘的查询占用 CPU的时间比率为[(52.4*10^6)/(50*10^6)]*100%=105%

即使CPU将全部时间都用于对硬盘的查询也不能满足磁盘传输的要求,因此CPU一般不采用程序查询方式与磁盘交换信息。

3、 DMA接口采用周期窃取方式把字符传送到存储器，它支持的最大批量为400个字节。若存取周期为100ns，每处理一次中断需5us，现有的字符设备的传输率为9600bps。假设字符之间的传输是无间隙的若忽略预处理所需的时间，试问采用DMA方式每秒因数据传输需占用处理器多少时间?如果完全采用中断方式，有序占用处理器多少时间?

答:传输率9600bps=(9600/8)B/s=1200B/s

若采用DMA方式，传送1200个字符共需1200个存取周期，每传400个字符，进行一次中断处理，

DMA方式时间=预处理+数据传送+后处理 = 0.1 us * 1200 + 5 us *（1200/400）= 135us

传输时间=1200*0.1=120us

后处理:(1200/400)*5=15us

若采用中断方式，每传送一个字符要申请一次中断请求，每秒印数据传输所占用处理器的时间为 5us*1200=6000us

数据传送:每秒1200个字节=1200个字符

4、假设磁盘采用DMA方式与主机交换信息，传输速率为2MBps。DMA的预处理需要1000个时钟周期，DMA完成传送后的中断处理需要500个时钟周期，如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需要多少时间比率进行DMA辅助操作(预处理和后处理)?

答:

DMA 传送过程包括预处理、数据传送和后处理三个阶段。

传送 4KB 的数据长度需(4KB) / (2MBps) = 0.002s

如果磁盘不断进行传输，每秒所需 DMA 辅助操作的时钟周期数为

(1000 + 500) /0.002 = 750000

故 DMA 辅助操作占用 CPU的时间比率为 [750000 / (50 *10^6)] * 100% = 1.5 %

数据块=4KB

数据传送时间 4KB/2MBps=0.002s 2^12 / 2 * 2^20 = 2^(-9)

辅助操作时间 (1000+500)/0.002=750000

时间比率 (750000/50*10^6)*100%=1.5%

第六章

一、选择

1、长度相同,格式相同的两种浮点数,假定前者基数大,后者基数小,其他规定均相同,则它们可表示的数的范围和精度为( )。

A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低

C前者可表示的数的范围大且精度高 D后者可表示的数的范围大且精度高

2、若浮点数的尾数用补码表示,则下列( )中的尾数是规格化形式。

A1.00010 B1.11000 C0.01110 D0.01010

补码的规格化形式表示是小数点后一位与符号位不同。

3、由3个“1”和5个“0”组成的8位二进制补码,能表示的最小整数是( )。

A-32 B-3 C-126 D-125

1000 0011 原码为 1111 1101

4、若32位计算机按字节编制,采用小端方式,若语句“int i=0;”对应指令的机器代码为”“C7 45 FC 00 00 00 00”,则语句“int i=-64;” 对应指令的机器代码为( )。

A C7 45 FC 0C FF FF FF

B C7 45 FC FF FF FF C0

C C7 45 FC C0 FF FF FF

D C7 45 FC FF FF FF 0C

1000 0000 ……… 0100 0000

小端方式是指数据的高字节保存在内存的高地址中，而数据的低字节保存在内存的低地址中。– 64的补码为FF FF FF CO，按照小端方式,存储顺序依次为CO FF FF FF，

因此，int x=-64对应的机器指令代码为:C7 45 FC CO FF FF FF

5、在原码一位乘法中,( )。

A符号位不参加运算,并根据运算结果确定结果中的符号

B符号位参加运算,并根据运算结果改变结果中的符号位

C符号位不参加运算

D符号位参加运算

6、ALU作为运算器的核心部件,其属于( )。

A时序逻辑电路 B组合逻辑电路

C控制器 D寄存器

7、计算机在进行浮点数的加减运算之前,先进行对接操作,若x的阶码大于y的阶码,则应将( )。

A y的阶码扩大至与x的阶码相同,且使y的尾数部分进行算术左移

B x的阶码缩小至与y的阶码相同,且使x的尾数部分进行算术左移

C x的阶码缩小至与y的阶码相同,且使x的尾数部分进行算术右移

D y的阶码扩大至与x的阶码相同,且使y的尾数部分进行算术右移

8、某数采用IEEE 754单精度浮点数格式,表示为C640 000 0H,则该数的值是( )。

A -0.5×2^12 B -0.5×2^13 C -1.5×2^12 D -1.5×2^13

单精度浮点数大小为4Bytes(32bits)

其中,具***数的含义为:

第1位表示符号,0为正数,1为负数,

第2~9位表示幂数,由于转换成单精度时,幂数加上了127，之后要减127

第10~32位表示小数部分

C640 0000H 化成2进制是：

1 1000 1100 10000000000000000000000

负数 13(140-127) 0.5(这里的小数部分指去掉1后的小数部分)

所以最终答案为 -1.5*2^13

解析:IEEE 754单精度浮点数格式为C640 0000H,

二进制格式为1100 0110 0100 0000 0000 00000000 0000,

转换为标准的格式为:数符=1表示负数;阶码值为1000 1100-0111 1111=0000 1101=13;尾数值为1.5(注意其有隐含位,要加1)。因此,浮点数的值为-1.5×213。知识模块:计算机组成原理

9、组成一个运算器需要多个部件,但下面的( )不是组成运算器的部件。、

A状态寄存器 B数据总线 C.ALU D地址寄存器

10、在计算机中,通常用来表示主存地址的是( )。

A无符号数 B原码 C移码 D补码

11、在定点运算器中,无论是采用双符号位,还是采用单符号位,必须有( )。

A译码电路,它一般用“与非”门来实现

B编码电路,它一般用“或非”门来实现

C溢出判断电路,它一般用“异或”门来实现

D移位电路,它一般用“与或非”门来实现

12、加法器采用并行进位的目的是( )。

A保证加速器可靠性 B提高加法器运算速度

C增强加法器功能 D简化加法器设计

13、在串行进位的并行加法器中,影响加法器运算速度的关键因素是( )。

A门店路的级延迟 B各位加法器速度的不同

C元器件速度 D进位传递延迟

14、浮点数的IEEE 754标准对尾数编码采用的是( )。

A反码 B移码 C补码 D原码

15、设机器数字长8位,含1位符号位,若机器数BAH为原码,算数左移1位和算数右移1位分别得( )。

A F4H , 9DH B B5H , EDH

C B4H , 6DH D F4H , EDH

BAH = 1011 1010
左移1111 0100 = F4H
右移1001 1101 = 9DH
原码移位补0；补码左移低位补0，右移高位补1；反码移位补1.

算术移位的对象是有符号数，移位过程中符号位保持不变。

逻辑移位将对象视为无符号数.左移时：高位移丢，低位补0；右移时：低位移丢，高位补0

16、在浮点数编码表示中,( )在机器数中不出现,是隐含的,

A尾数 B基数 C阶码 D符号

浮点数编码表示中，符号、阶码和尾数均有体现，只有基数是固定的，无需出现。

17、若采用双符号位,则两个正数相加产生溢出的特征时,双符号位为( )。

A 11 B 10

C 00 D 01

18、采用规格化的浮点数,最主要是为了( )。

A防止运算时数据溢出

B方便浮点运算

C增加数据的表示范围

D增加数据的表示精度

19、下列关于各种移位的说法正确的是( )。 ①假设机器数采用反码表示,当机器数为负时,左移时最高数位丢0,结果出错,右移时,最低数位丢0,影响精度 ②算术移位的情况下,补码左移的前提条件是其原最高有效位与原符号位要相同 ③在算数移位的情况下,双符号位的移位操作只有低符号位需要参加移位操作

A② B③ C①②③ D①③

双符号位的最高符号位代表真正的符号，而低位符号位用于参与移位操作以判断是否发生溢出

20、某浮点机采用规格化浮点数表示,阶码用移码表示,最高位代表符号位,尾数用原码表示。下列( )的表示不是规格化浮点数。

A阶码：1111111 尾数：1.1000……00

B阶码：0011111 尾数：1.0111……01

C阶码：1000001 尾数：0.1111……01

D阶码：0111111 尾数：0.1000……10

对于尾数的原码来说，只看尾数的第一位是否为1就行。

对于规格化的浮点数，尾数有三种形式：

0.1xx……x(原码、补码、反码都是正数的形式)

1.0XX……X(补码、反码是负数的形式)

1.1xx……X(原码是负数的形式)尾数用原码表示，

B是不符合规格化的形式

21、计算机内部的定点数大多用补码表示,以下是一些关于补码特点的叙述: ①零的表示是唯一的②符号位可以和数值部分一起参加运算③和其真值的对应关系简单、直观④减法可用加法来实现,以上叙述中( )是补码表示的特点。

A①② B①③ C①②③ D①②④

[解析] 在补码表示中，真值0的表示形式是唯一的；符号位可作为数值位的一部分看待，和数值位一起参加运算；加减法统一采用加法操作实现。故Ⅰ、Ⅱ、Ⅳ均正确。而Ⅲ是原码表示的特点。原码表示和补码表示的主要区别： ①原码表示直观易懂，机器数和真值间的相互转换很容易，补码负数时，机器数和真值间的相互转换不直观。 ②用原码实现乘、除运算的规则简单，用补码实现加、减运算的规则简单。 ③最高位都表示符号位，补码的符号位可作为数值位的一部分看待，和数值位一起参加运算；但原码的符号位不允许和数值位同等看待，必须分开进行处理。 ④对于真值0，原码有两种不同的表示形式，而补码只有唯一的一种表示形式。 ⑤原码表示的正、负数范围相对零来说是对称的；但补码负数表示范围较正数表示范围宽，能多表示一个最负的数(绝对值最大的负数)。

22、加法器中每位的本地进位信号d为( )。

A xiYiCi B Xi⊕Yi C xiYi D Xi+Yi+Ci

23、在补码的加减法中,用两位符号位判断溢出,两位符号位s1s2=10时表示( )。

A结果负溢出 B结果正溢出

C结果为负数,无溢出 D结果为正数,无溢出

24、8位原码能表示的不同数据有( )个。原码中有正0负0

A15 B 255 C16 D256

25、在浮点运算中,下溢指的是( )。

A运算的结果最低有效位产生的错误

B运算的结果小于机器所能表示的最小正数

C运算结果的绝对值小于机器所能表示的最小绝对值

D运算的结果小于机器数所能表示的最小负数

运算结果在0至规格化最小整数之间时成为正下溢，运算结果在0至规格化最大负数间成为负下溢，两者统称为下溢。

运算结果大于最大正数时称为正上溢，小于绝对值最大负数时称为负上溢，两者统称为上溢。

运算结果在0至最小正数之间时称为正下溢，在0至绝对值最小负数之间称为负下溢，两者统称为下溢。数据下溢时，浮点数值趋于0，计算机仅将其当作机器0处理。

26、下列说法中,正确的是( )。

A采用变形补码并进行加减法运算可以避免溢出

B两个正数相加一定产生溢出

C只有定点数运算才可能溢出,浮点数运算不会产生溢出

D定点数和浮点数运算都能产生溢出

变形补码即双符号位补码,所以并不可以避免溢出。定点数和浮点数运算都可能产生溢出,但溢出判断有区别。两个正数相加时并不一定产生溢出,只有当相加之后的结果超过数的表示范围才产生溢出。

27、原码乘法时,符号为单独处理乘积的方式是( )。

A两个操作数符号相“与”

B两个操作数符号相“或”

C两个操作数中绝对值较大数的符号

D两个操作数符号相“异或”

原码的符号位为“1”表示负数，为“0”表示正数。原码乘法时，符号位单独处理，乘积的符号是两个操作数符号相“异或”，同号为正，异号为负。[归纳总结] 凡是原码运算，不论加减乘除，符号位都单独处理，其中乘除运算的结果符号由参加运算的两个操作数符号“异或”得到。

28、补码定点整数0101 0101算术左移两位后的值为( )。

A0100 0111 B0101 0101 C0100 0110 D 0101 0100

29、设浮点数阶的基数为8,尾数用模4补码表示,下列浮点数中( )是规格化数。

A 00.000111 B 11.101010

C 11.111000 D 11.111101

两位符号位(小数点前两位11或00)，是变形补码。
补码的规格化表示是小数点后n位与符号位不同(n由基数决定，2的n次方为基数)

基数为8。是2的3次方。每三位表示一个数，n等于3。故观察尾数前三位(小数点后三位):
对基数为8该题解答技巧:
当浮点数为正数时，数值位前三位不全为0时，是规格化数；
当浮点数为负数时，数值位前三位不全为1时，是规格化数；

原码表示的规格化小数是小数点后n位都不为0的小数，n由基数决定。

30、算数逻辑单元ALU的功能一般包括( )。

A加法运算 B算数运算 C算数运算和逻辑运算 D逻辑运算

31、设机器数字长8位,含1位符号位,若机器数BAH为补码,算数左移1位和算数右移1位分别得( )。

A B5H , EDH

B F4H , DDH

C B4H , 6DH

D F4H , 9DH

BAH = 1011 1010

左移：1111 0100

右移：1101 1101

32、下列关于对阶操作说法正确的是( )。,

A在浮点加减运算的对阶操作中,若阶码减小,则尾数左移

B在浮点加减运算的对阶操作中,若阶码增大,则尾数右移

C以上都不对

D在浮点加减运算的对阶操作中,若阶码增大,则尾数右移,若阶码减小,则尾数左移

33、补码定点整数1001 0101算术右移一位后的值为( )。

A 1000 1010 B 0100 1010 C 1100 1010 D 0100 1010 1

34、下列关于舍入的说法,正确的是( )。 ①不仅仅只有浮点数需要舍入,定点数在运算时也可能要舍入 ②在浮点数舍入中,只有左规格化时可能要舍入 ③在浮点数舍入中,只有右规格化时可能要舍入 ④在浮点数舍入中,左右规格化均可能要舍入 ⑤舍入不一定产生误差

A①②⑤ B①③⑤ C①④ D⑤

舍入是浮点数的概念，定点数没有舍入的概念浮点数舍入的情况有两种：对阶右规格化舍入不一定产生误差如向下舍入1100 到110时是没有误差的

35.定点小数[反码]反=x0.x1…xn表示的数值范围是( )。

A −1+2^−n ≤ x < 1−2^−n

B −1+2^−n ＜ x ≤ 1−2^−n

C −1+2^−n ＜ x ＜ 1−2^−n

D −1+2^−n ≤ x ≤ 1−2^−n

36.长度相同,但格式不同的两种浮点数,假设前者阶码长、尾数短,后者阶码短、尾数长,其他规定均相同,则它们表示的数的范围和精度为( )。

A两者可表示的数的范围和精度相同

B前者可表示的树的范围大且精度高

C前者可表示数的范围大,但精度低

D前后者可表示数的范围大且精度高

37.原码乘法是( )。

A乘数用原码表示,被乘数取绝对值,然后相乘

B被乘数用原码表示,乘数取绝对值,然后相乘

C先取操作数绝对值相乘,符号为单独处理

D用原码表示操作数,然后直接相乘

38.对真值0表示形式唯一的机器数是( )。

A以上都不对 B补码和移码 C原码 D反码

第七章

1、下列描述中不符合RISC的指令系统特点的是( )。

A、选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。

B、指令长度固定，指令种类少

C、增加寄存器的数目，以尽量减少访存次数

D、寻址方式种类尽量减少，指令功能尽可能强

RISC即精简指令系统计算机，选项B显然不符合RISC的特点。[归纳总结] RISC的中心思想是要求指令系统简化，尽量使用寄存器一寄存器操作指令，指令格式力求一致，大部分RISC具有下列特点： (1)指令总数较少(一般不超过100条)； (2)基本寻址方式种类少(一般限制在2～3种)； (3)指令格式少(一般限制在2～3种)，而且长度一致； (4)除取数和存数指令(Load/Store)外，大部分指令在单周期内完成； (5)只有取数和存数指令能够访问存储器，其余指令的操作只限于在寄存器之间进行； (6)CPU中通用寄存器的数目应相当多(32个以上，有的可达上千个)； (7)为提高指令执行速度，绝大多数采用硬连线控制实现，不用或少用微程序控制实现； (8)采用优化的编译技术，力求以简单的方式支持高级语言。

2、对按字寻址的机器，程序计数器和指令寄存器的位数个取决于( )。

A、指令字长,机器字长

B、机器字长,存储器的字数

C、地址总线宽度,存储器的字数

D、存储器的字数,指令字长

答案：D

3、为了缩短指令中某个地址段的位数,有效的方法是采取( )。

A、寄存器寻址因为寄存器数量少，对应的地址码长度短。使得指令字段

B、基址寻址

C、立即寻址

D、变址寻址

答案：A

4、以下有关指令系统的说法中,错误的是( )。

A、任何程序运行前都要先转换为机器语言程序

B、指令系统和机器语言是无关的

C、指令系统是计算机软硬件的界面

D、指令系统是一台机器硬件能执行的指令全体

答案：B

5、在指令格式中,采用扩展操作码设计方案的目的是( )。

A、减少指令字长度

B、保持指令字长度不变而增加寻址空间

C、保持指令字长度不变而增加指令的数量

D、增加指令字长度

答案：C

6、指令系统中采用不同寻址方式的目的是( )。

A、实现程序控制

B、三者都正确

C、提供扩展操作码的可能并降低指令译码难度

D、可缩短指令字长,扩大寻址空间,提高编程的灵活性

答案：D

7、某机器指令字长为16位,主存按字节编址,取指令时,每取一个字节,PC自动加1,当前指令地址为2000H,指令内容位相对寻址的无条件转移指令,指令中的形式地址为40H,则取指令后及指令执行后PC的内容为( )。

A、2002H,2042H

B、2000H,2042H

C、2002H,2040H

D、2000H,2040H

答案：A

8、假定指令中地址码所给出的是操作数的有效地址,则该指令采用( )。

A、寄存器寻址

B、立即寻址

C、直接寻址

D、间接寻址

答案：C

9、在CPU执行指令的过程中,指令的地址由( )给出。

A、操作系统

B、指令的地址码字段

C、程序计数器PC

D、程序员

答案：C

10、指令寻址方式有顺序和跳跃两种,采用跳跃寻址方式可以实现( )。

A、程序浮动

B、程序的调用

C、程序的无条件转移和条件转移

D、程序的无条件浮动和条件浮动

答案：C

11、某指令系统有200条指令,对操作码采用固定长度二进制编码,最少需要用( )位。

A、4 B、8 C、16 D、32

答案：B 因128=2^7＜200＜2^8=256，故采用定长操作码时，至少需8位。

为了缩短指令中某个地址段的位数,有效的方法是采取( )。

A、寄存器寻址因为寄存器数量少，对应的地址码长度短。使得指令字段

B、基址寻址

C、立即寻址

D、变址寻址

答案：A

假定指令中地址码所给出的是操作数的有效地址,则该指令采用( )。

A、寄存器寻址

B、立即寻址

C、直接寻址

D、间接寻址

答案：C

偏移寻址通过将某个寄存器的内容与一个形式地址相加来生成有效地址。下列寻址方式中不属于偏移寻址方式的是( )。

A、相对寻址

B、变址寻址

C、基址寻址

D、间接寻址

12、能够完成两个数的算术运算的单地址指令,地址码指明一个操作数,另一个操作数来自于( )方式。

A、立即寻址

B、直接寻址

C、隐含寻址

D、基址寻址

答案：C

26、相对寻址方式中,指令所提供的相对地址实质上是一种( )。

A、内存地址

B、以一下条指令在内存中首地址为基准位置的偏移量

C、立即数

D、以本条指令在内存中首地址为基准位置的偏移量

答案：B

27、( )便于处理数组问题。

A、间接寻址 B、相对寻址

C、基址寻址 D、变址寻址

答案：D

30、在多道程序设计中,最重要的寻址方式是( )。

A、按内容寻址

B、相对寻址

C、间接寻址

D、立即寻址

答案：B

13、假设寄存器R中的数值为200,主存地址为200和300的地址单元中存放的内容分别为300和400,则( )方式下,访问到的操作数为200。

A、存储器间接寻址(200)

B、寄存器间接寻址(R)

C、寄存器寻址 R

D、直接寻址 200

本题考查各种数据寻址方式的原理。直接寻址200中,200就是有效地址,所访问的主存地址200对应的内容是300,Ⅰ错误。

寄存器间接寻址(R)的访问结果与Ⅰ一样,Ⅱ错误。

存储器间接寻址(200)表示主存地址200中的内容为有效地址,所以有效地址为300,访问的操作数是400,Ⅲ错误。

寄存器寻址R表示寄存器R的内容即为操作数,所以只有Ⅳ正确。此类题建议画出草图。

答案：C

14、在指令寻址的各种方式中,获取操作数最快的方式是( )。

A、寄存器寻址

B、立即寻址

C、间接寻址

D、直接寻址

直接寻址方式下,操作数在内存中,指令中给出操作数的地址,需要再访问一次内存来得到操作数。

立即寻址方式下,操作数在指令中,所以在取得指令时就得到操作数,是速度最快的。

寄存器寻址方式下,操作数在CPU的寄存器中,与在内存中取得操作数相比,该方式下获取操作数的速度是很快的。

寄存器间接寻址方式下,操作数的地址在CPU的寄存器中,还需要访问一次内存来得到操作数。

间接寻址:间接寻址意味着指令中给出的地址A不是操作数的地址,而是存放操作数地址的主存单元的地址,简称操作数地址的地址。

答案：B

15、某计算机有16个通用寄存器,采用32位定长指令字,操作码字段,含寻址方式位,为8位,Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式,若基址寄存器可使用任一通用寄存器,且偏移量用补码表示,则Store指令中偏移量的取

值范围是( )。

A、-32768~+32767

B、-65536~+65535

C、-65535~+65536

D、-32767~+32768

答案：A

解析：采用32位定长指令字，其中操作码为8位，两个地址码共占32-8=24位

源操作数中的寄存器直接寻址用掉4位

目的操作数采用基址寻址也要指定个寄存器，同样用掉4位

则留给偏移地址的位数位24-4-4=16位，所以为32768-32767

16、某机器字长为16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段,假定取指令时,每取一个字节PC自动加1,若某转移指令所在的主存地址,2000H,相对位移量字段的内容为06H,则该转移

指令成功转移后的目标地址是( )。

A、2009H

B、2006H

C、2007H

D、2008H

答案：D

17、下列指令中不属于程序控制指令的是( )。

A、条件转移指令

B、中断隐指令（是由硬件实现的）

C、无条件转移指令

D、循环指令

程序控制类指令主要包括无条件转移，有条件转移，子程序调用和返回指令、循环指令等。中断隐指令是由硬件实现的，并不是指令系统中存在的指令，更不是程序控制类指令。

相对寻址方式中,指令所提供的相对地址实质上是一种( )。

A、内存地址

B、以一下条指令在内存中首地址为基准位置的偏移量

C、立即数

D、以本条指令在内存中首地址为基准位置的偏移量

18、偏移寻址通过将某个寄存器的内容与一个形式地址相加来生成有效地址。下列寻址方式中不属于偏移寻址方式的是( )。

A、相对寻址

B、变址寻址

C、基址寻址

D、间接寻址

答案：D

19、下列关于RISC的说法中,错误的是( )。

A、RISC的内部通用寄存器数量相对CISC多

B、RISC的指令数、寻址方式和指令和种类相对CISC少

C、RISC大多数场指令在一个机器周期内完成

D、RISC普遍采用微程序控制器

答案：D

B项、C项、A项都是RISC的特点之一,所以它们都是正确的,只有A项是CISC的特点,因为RISC的速度快,所以普遍采用硬布线控制器,而非微程序控制器。故选D

20、以下叙述错误的是( )。

A、为了便于取指,指令的长度通常为存储字长的整数倍

B、单地址指令可能有一个操作数,也可能有两个操作数

C、单字长指令可加快取指令的速度

D、单地址指令是固定长度的指令

指令的地址个数与指令的长度是否固定没有必然联系，即使是单地址指令也可能由于单地址的寻址方式不同而导致指令长度不同。

答案：D

21、以下有关RISC的描述中,正确的是( )。

A、RISC的主要目的是减少指令数,因此允许以增加每条指令的功能的方法来减少指令系统所包含的指令数

B、以上说法都不对

C、为了实现兼容,各公司新设计的RISC/是从原来CISC系统的指令系统中挑选一部分实现的

D、早期的计算机比较简单,采用RISC技术后,计算机的体系结构又恢复到了早期的情况

答案：B

22、直接寻址的无条件转移指令的功能是将指令中的地址码送入( )。

A、累加器ACC

B、地址寄存器MAR

C、程序计数器PC

D、指令寄存器IR

答案：C

23、某计算机按字节编址,指令字长固定且只有两种指令格式,其中三地址指令29条,二地址指令107条,每个地址字段为6位,则指令字长至少应该是( )。

A、28位

B、32位

C、24位

D、26位

地址指令有29条，所以操作码至少为5位，所以剩余32－29=3种操作码给二地址指令。又二地址指令是比三地址指令少6位地址码，但是操作码比三地址指令多6位。所以二地址指令操作码一共3种×2^6种=192>107，所以二地址指令够了，指令字长最少为23位，为8的倍数就是24。(注意操作码位数转换为变成2的多少次方就是操作码的种数了，注意转换)

答案：C

【解】由题目可得：指令字长固定且只有两种指令格式，分别为三地址指令和二地址指令。

三地址指令 29 条，2^4 < 29 < 2^5，因此三地址指令的操作码至少有 5 位。现假设三地址指令只有 5 位操作码，那么三地址指令最多可以有2^5=32 条指令，现只有 29 条，说明剩余 3 位分配给了一地址指令。至此，三地址指令已占用 5+3*6=23 位。

二地址能实现的指令数为：3*2^6=192 > 107，显然是够用的，所以操作码 5 位完全够用。因此指令字长至少为 23 位，又因为按字节编址，所以指令字长至少为 24 位。

24、设指令中的地址码为A,变址寄存器为X,程序计数器为PC,则变址间址寻址方式的操作数的有效地址EA是( )。

A、(X)+A

B、((X)+A)

C、((PC)+A)

D、(X)+(A)

答案：B

25、按字节编址的计算机中,某double 型数组A的首地址为2000H,使用变址寻址和循环结构访问数组A,保存数组下标的变址寄存器的初值为0,每次循环取一个数组元素,其偏移地址为变址值乘以sizeof() ,取完后变址寄存器的内容自动加1,若某次循环索取元素的地址为2100H,则进入该次循环时,变址寄存器的内容是( )。

A、32

B、100

C、25

D、64

答案：A

解析：EA=(IX)+A 可知IX=2100H-2000H=100H=16^2=256 sizeof(double)=8 256/8=32

地址2100H，H代表地址是十六进制数地址，所以2100H-2000H=16^2=256B，每个double是8个字节，所以256/8=32。

26、相对寻址方式中,指令所提供的相对地址实质上是一种( )。

A、内存地址

B、以一下条指令在内存中首地址为基准位置的偏移量

C、立即数

D、以本条指令在内存中首地址为基准位置的偏移量

答案：B

27、( )便于处理数组问题。

A、间接寻址

B、相对寻址

C、基址寻址

D、变址寻址

答案：D

28、以下叙述中( )是正确的。

A、RISC机一定采用流水技术

B、CPU配备很少的通用寄存器

C、次啊用流水技术的机器一定是RISC机

D、RISC机的兼容性优于CISC机

答案：A

29、一个计算机系统采用32位单字长指令,地址码为12位,若定义了250条二地址指令,则还可以有( )条单地址指令。

A、8K

B、24K

C、4K

D、16K

答案：B

解析：250条二地址指令，即2的8次方，256，还有6个用于扩展一地址指令

6*2^12=24K

30、在多道程序设计中,最重要的寻址方式是( )。

A、按内容寻址

B、相对寻址

C、间接寻址

D、立即寻址

答案：B

31、程序控制类指令的功能是()。

A、进行主存和CPU之间的数据传送

B、进行算术运算和逻辑运算

C、进行CPU和I/O设备之间的数据传送

D、改变程序执行的顺序

答案：D

PPT中题目：

●例7.1 假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。

(1)设操作码固定，若零地址指令有 P种，一地址指令有Q种，则二地址指令最多有几种?

(2)采用扩展操作码技术，若二地址指令有X种，零地址指令有Y种，则一地址指令最多有多少种?

答:(1)操作码=16-6*2=4位

指令总数=2^4=16

二地址指令最多: 16-P-Q

(2)设一地址指令最多M种

Y=((2^4-X)* 2^6-M) *2^6

M= (2^4-X)* 2^6-Y* 2^-6

●例7.2 设相对寻址的转移指令占3个字节，第一个字节为操作码，第二、三字节为相对位移量(补码表示)，并且数据在存储器中采用以低字节地址为字地址的存放方式。每当CPU从存储器取出一个字节时，即自动完成(PC)+1->PC

(1)若PC当前值为240，要求转移到290，则转移指令的二三字节 ?

的机器代码是什么?

(2)若PC当前值为240，要求转移到200，则转移指令的二三字节的机器代码是什么?

答:(1)执行转移指令时PC=240+3=243

相对位移量=290-243=47D=2FH二字节:2FH 三字节:00H

(2)执行转移指令时PC=240+3=243

相对位移量=200-243=-43D=D5H

二字节:D5H 三字节:FFH

第八章

1、在取址操作后,程序计数器中存放的是( )。

A程序中指令的数量

B当前指令的地址

C下一条指令的地址

D已执行的指令数量

2.指令译码是指对( )进行译码。

A指令的操作码字段

B整条指令

C指令的地址

D指令的地址码字段

3.下列关于外部I/O中断的叙述中,正确的是( )。

A中断控制器按所接收中断请求的先后次序进行中断优先级排队

B中断请求时,CPU立即暂停当前指令执行,转去执行中断服务程序

C CPU只有处于中断允许状态时,才能响应外部设备的中断请求

D CPU响应中断时,通过执行中断隐指令完成通用寄存器的保护

D中终端隐指令能做的关中断、保存断点和中断服务程序寻址，后面的保存现场和屏蔽字、开中断、执行中断服务程序、关中断、恢复现场和屏蔽字、开中断、中断返回应该是由中断服务程序执行的。

B中再中断也得把当前指令执行结束才行。

4状态寄存器用来存放( )。

A运算类型

B算术、逻辑运算及测试指令的结果状态

C逻辑运算结果

D算术运算结果

5取指令操作( )。 ,

A受到下一条指令的操作码控制

B是控制器固有的功能,不需要在操作码控制下进行

C受到上一条指令的操作码控制

D受到当前指令的操作码控制

6.单选题 (3分)

某计算机有4级中断,优先级,从高到低1->2->3->4,若将优先级顺序修改,改后1级中断的屏蔽字为1101,2级中断的屏蔽字为0100,3级中断的屏蔽字为1111,4级中断的屏蔽字为0101,则修改后的优先处理顺序从高到低为( )。

A 1->3->4->2 B 3->1->4->2 C 1->2->3->4 D 2->1->3->4

7.单选题 (3分)

在中断周期中,由( )将允许中断触发器置0。

A关中断指令

B中断服务程序

C开中断指令

D中断隐指令

8.由于CPU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此,机器周期通常由( )来确定。

A中断周期 B存取周期

C间址周期 D指令周期

9.在组合逻辑控制器中,微操作控制信号的形成,主要与( )信号有关。

A 指令译码信号和时钟

B 状态信息和条件

C 操作码和条件吗

D 指令操作码和地址码

10.单选题 (3分)

CPU响应中断时,最先完成的步骤是( )。

A转入中断服务程序f在CPU的寄存器中

B开中断

C 关中断

D保存断点

11.在CPU中,跟踪后继指令地址的寄存器是( )。

A指令寄存器 B 程序计数器

C地址寄存器 D状态寄存器

12.单选题 (3分)

在中断响应周期中,CPU主要完成的工作是( )。

A开中断,保护断点,发中断响应信号并形成向量地址

B开中断,执行中断服务程序

C关中断,保护断点,发中断响应信号并形成向量地址

D关中断,执行中断服务程序

正确答案： C

13.微指令格式分为水平型和垂直型,水平型微指令的位数的多少及用它编写的微程序的长短( )。

A 较多,较短

B较少, 较长

C较多,较长

D较少,较短

14.在CPU的寄存器中,( )对用户是透明的。

A 指令寄存器 B状态寄存器

C通用寄存器 D程序计数器

15关于流水线技术的说法中,错误的是( )。

A与超标量技术和超流水线技术相比,超长指令字技术对优化编译器要求更高而无其他硬件要求

B超标量技术需要配置多个功能部件和指令译码电路等

C流水线按序流动时,RAW、WAR和WAW中,只可能出现RAW相关

D超流水线技术,相当于将流水线分段,从而提高每个周期内功能部件的使用次数

16.填空题 (5分)

某计算机有五级中断L4~L0,中断屏蔽字为M4M3M2M1M0 ,Mi=1表示对Li级中断进行屏蔽,若中断响应优先级从高到低顺序是L4L0L2L1L3,则L1的中断处理程序中设置的中断屏蔽字用二进制编码表示为 01010 .

填空1 : 01010

17.单选题 (3分)

冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是( )。

A指令和数据所在的存储单元

B指令和数据的寻址方式

C指令操作码的译码结果

D 指令周期的不同阶段

18.某计算机采用微程序控制器,共有32条指令,公共的取指令微程序包含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法,即下地址字段法,确定下条微指令地址,则微指令中下地址字段的位数至少是( )。

A.8 B.6 C.5 D.9

（32*4）+2＝130 2∧7＝128,2∧8＝256 128＜130＜256

19.单选题 (3分)

控制器的全部功能是( )。

A从主存中取出指令并完成指令操作码译码

B产生时序信号

C都不对

D从主存中取出指令、分析指令并产生有关的操作控制信号

20.微程序控制器的速度比硬布线控制器慢,主要是因为( )。

A增加了从磁盘存储器读取微程序的时间

B增加了从主存读取微指令的时间

C增加了从指令寄存器读取指令的时间

D 增加了从控制寄存系读取指令的时间

21.下列关于超标量流水线的描述中,不正确的是( )。

A 超标量流水线是指运算操作并行

B一条指令分为多段,由不同电路单元完成

C在一个时钟周期内,一条流水线可执行一条以上的指令

D超标量通过内置多条流水线同时执行多个处理器,其实质是以空间换取时间

22.微程序控制存储器属于( )的一部分。

A主存 B CPU

C外存 D缓存

23.间址周期结束时, CPU内寄存器MDR中的内容为( )。

A 操作数地址 B无法法确定

C指令 D操作数

24.某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接编码法,共有33个微命令,构成5个互斥类,分别包含7、3、12、5和6个微命令,则操作控制字段至少有 15 位。

7个互斥的微命令采用直接编码法至少需要log27+1位，即3位。

3个互斥的微命令采用直接编码法至少需要log23+1位，即2位。

12个互斥的微命令采用直接编码法至少需要log212+1位，即4位。

5个互斥的微命令采用直接编码法至少需要log25+1位，即3位。

6个互斥的微命令采用直接编码法至少需要log26+1位，即3位。

至少需要3+2+4+3+3=15位。答案为C

25.CPU中通用寄存器的位数取决于( )。

A指令的长度 B 机器字长 C都不对 D存储器的容量

26.CPU响应中断的时间是( )。

A指令周期结束 BIO设备提出中断

C取指周期结束 D 一条指令执行结束

27.指令( )从主存中读出。

A根据地址寄存器

B有时根据程序计数器,有时根据转移指令

C有时根据程序计数器,有时根据地址寄存器

D 总是根据程序计数器

28.指令周期是指( )。

A CPU从主存取出一条指令,加上执行这条指令的时间

B CPU执行一条指令的时间

C时钟周期时间

D CPU从主存取出一条指令的时间

29.单选题

下列说法中,合理的是( )。

A执行各条指令的机器周期数相同,各机器周期的长度可变

B执行各条指令的机器周期数相同,各机器周期的长度均匀

C执行各条指令的机器周期数可变,各机器周期的长度均匀

D 执行各条指令的机器周期数可变,各机器周期的长度可变

30指令周期由一个到几个机器周期组成,第一个机器周期是( )。

A从主存中取出指令操作码

B 从主存中取出指令字

C从主存中取出指令地址码

D从主存取出指令的地址

正确答案： B

31.以下叙述中错误的是( )。

A取指操作是控制器固有的功能不需要在操作码控制下完成

B在指令长度相同的情况下,所有指令的取指操作是相同的

C 所有指令的取指操作是相同的

D中断周期是在指令执行完成后出现的

正确答案： C

32.某计算机的主存空间为4 GB,字长为32位,按字节编址,采用32位字长指令字格式,若指令按字边界对齐存放,则程序计数器PC和指令寄存器IR的位数至少分别是( )。

A 32、32 B 30、32

C 30、30 D32、30

分析：指令字长32位，毫无疑问，直接推导IR是32位。而4GB=232B 主存空间，按B编址，则需要32位地址线。也即MAR需要32位。但是PC就不是！因为这里有一个条件，指令按照字边界对齐！也即是说PC只用能够标识出不同的指令即可。于是计算指令有多少条：4GB/32bit=230 条。所以，PC只需要有30位即可。

33.在微程序控制器中,控制部件向执行部件发出的某个控制信号称为微命令。

正确答案：填空1 : 微命令

34.单选题 (3分)

CPU中保存当前正在执行指令的寄存器是( )。

A地址寄存器

B数据寄存器

C指令寄存器

D指令译码器

35.在微程序控制器中,机器指令与微指令的关系是( )。

A若干机器指令组成的程序,可由一个微程序来执行

B 每条机器指令由若干微指令组成的微程序来解释执行

C每条机器指令由一条微指令来执行