【FPGA】优雅地使用ILA进行FPGA硬件调试

news2024/11/24 13:58:44

Vivado（Vitis）版本：2020.2
FPGA开发板：Microphase Z7-Lite 7020开发板

FPGA设计调试流程

FPGA开发是一个不断迭代的过程，一般的FPGA设计流程一般包含下面几个步骤：

硬件架构和算法验证：实现需要的功能需要哪几个模块，模块和模块之间如何进行通信和连接；硬件算法是否可行和稳定（以图像处理算法为例，一般可以采用MATLAB进行算法验证）；
RTL代码编写；
硬件调试与验证：一般这个过程会耗费大量的时间，如果没有一定的经验以及技巧，有可能会使得开发时间延长几倍，甚至开发失败；

调试，即Debug，有一定开发经验的人一定会明确这是设计中最复杂最磨人的部分。对于一个庞大复杂的FPGA工程而言，出现问题的概率极大，这时如果没有一个清晰的Debug思路，调试过程只能是像无头苍蝇一样四处乱撞。在FPGA设计中一般的调试思路如下所示：

首先排查硬件问题：在出现问题时，首先怀疑并排除硬件问题。首先检查开发板的供电和连接是否正常，是否有电子元件被烧毁，是否出现元件虚焊等问题。确认开发板以及供电没有问题后，使用例程或者已有的程序或者工程对出现问题的核心部件进行测试。例如，在读写DDR时，如果DDR没有反应，可以通过网络查找例程，或者使用开发板官方提供的例程对DDR读写进行测试，确认DDR可以正常工作；在读写SD卡时，可以尝试换一张SD卡操作，或者通过将SD卡切换到其他设备上，确保SD卡没有损坏等。实际工程应用中，需要灵活选择测试和排查方案，但是目的基本都是相同的。

其次排查全局信号：确认硬件连接没有问题后，排查全局信号可能出现的问题。全局信号一般指接在内部所有模块的信号，例如i_sys_clk和i_sys_rst_n等。需要确保这些信号正常工作，之后的RTL排查才有意义。

最后排查RTL代码：在确保硬件和全局信号没有问题后，再开始排查RTL代码。在RTL代码排查中也有一定的顺序可以参考，一般可以参考下面的顺序：

检查主从设备（模块）之间的握手机制，或者说检查主从设备之间是否正常连接。很多时候可以参考设备的官方Datasheet检查主从模块之间的初始化指令是否书写正确。
检查状态跳转是否正常：在初始化过程中，经常使用状态机进行RTL编程。
检查读写数据是否正常：可以设计一些“假数据”，例如人为规定的一些有规律的数据，检查这些数据在从设备中的地址是否正常，数据是否正确。
检查执行操作的触发信号：检查信号的Trigger是否正常工作。

总之，RTL调试是最枯燥的部分，很多时候需要“抽丝剥茧”、“追本溯源”才能找到问题所在。但是笔者认为这恰恰是体现一个FPGA工程师硬实力的必要技能和心境。

Vivado ILA IP 的使用

ILA，全称Integrated Logic Analyzer，是Xilinx FPGA芯片中设计的芯片内部集成逻辑分析仪。它可以在一定程度上替代外部的传统逻辑分析仪的作用。ILA通常和VIO（Vritual Input/Output）结合使用，VIO不仅可以实时监控内部的逻辑信号和端口信号，还可以充当模拟输入驱动内部端口。ILA监控内部信号输出给PC端，而VIO接收PC端的实时指令从而给内部端口提供输入信号。

ILA调试有多种方法，可以直接在代码中通过原语添加，也可以在原理图中通过Debug添加，也可以在网络列表Netlist中添加。

在这里先创建一个示例工程，使用一个呼吸灯模块作为顶层代码：

module Breath_LED (
    input sys_clk,
    input sys_rst_n,
    output reg led
);  
    parameter CNT_2US_MAX = 7'd100;
    parameter CNT_2MS_MAX = 10'd1000;
    parameter CNT_2S_MAX = 10'd1000;

    reg [6:0] cnt_2us;  // sys_clk = 50MHz, T = 20ns, cnt_2us: 0 ~ 99
    reg [9:0] cnt_2ms;
    reg [9:0] cnt_2s;  // cnt_2ms, cnt_2s: 0 ~ 999
    reg inc_dec_flag;   // 0: increase, 1: decrease

    // count to 2us 
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if (!sys_rst_n)
            cnt_2us <= 7'd0;
        else if (cnt_2us == (CNT_2US_MAX - 7'd1))
            cnt_2us <= 7'd0;
        else 
            cnt_2us <= cnt_2us + 7'd1;
    end

    // count to 2ms by cnt_2us
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if (!sys_rst_n)
            cnt_2ms <= 10'd0;
        else if ((cnt_2us == (CNT_2US_MAX - 7'd1)) && 
            (cnt_2ms == (CNT_2MS_MAX - 10'd1)))
            cnt_2ms <= 10'd0;
        else if (cnt_2us == (CNT_2US_MAX - 7'd1))
            cnt_2ms <= cnt_2ms + 10'd1;
    end

    // count to 2s by cnt_2ms
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if (!sys_rst_n)
            cnt_2s <= 10'd0;
        else if ((cnt_2us == (CNT_2US_MAX - 7'd1)) && 
            (cnt_2ms == (CNT_2MS_MAX - 10'd1)) && 
            (cnt_2s == (CNT_2S_MAX - 10'd1)))
            cnt_2s <= 10'd0;
        else if ((cnt_2us == (CNT_2US_MAX - 7'd1)) && 
            (cnt_2ms == (CNT_2MS_MAX - 10'd1)))
            cnt_2s <= cnt_2s + 10'd1;
    end

    // inc_dec_flag
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if (!sys_rst_n)
            inc_dec_flag <= 1'b0;
        else if ((cnt_2us == (CNT_2US_MAX - 7'd1)) && 
            (cnt_2ms == (CNT_2MS_MAX - 10'd1)) && 
            (cnt_2s == (CNT_2S_MAX - 10'd1)))
            inc_dec_flag <= ~inc_dec_flag;
        else 
            inc_dec_flag <= inc_dec_flag;
    end

    // led PWM configuration
    always @(posedge sys_clk or negedge sys_rst_n) begin
        if (!sys_rst_n)
            led <= 1'b0;
        else if ((inc_dec_flag == 1'b0) && (cnt_2ms <= cnt_2s)) // increase
            led <= 1'b1;
        else if ((inc_dec_flag == 1'b1) && (cnt_2ms >= cnt_2s)) // decrease
            led <= 1'b1;
        else 
            led <= 1'b0;
    end

endmodule