论文解析——FTRANS: Energy-Efficient Acceleration of Transformers using FPGA

news2025/1/8 11:59:12

作者及发刊详情

Li B , Pandey S , Fang H ,et al.FTRANS: energy-efficient acceleration of transformers using FPGA[J].ACM, 2020.DOI:10.1145/3370748.3406567.

摘要

正文

主要工作贡献

与CPU和GPU在执行Transformer和RoBERTa相比，提出的FTRANS框架获得了极低的成本和能耗。

先进的transformer架构的环块状矩阵压缩方法（block-circulant matrix, BCM）

处理了传统BCM压缩导致的精度损失，提出了先进的BCM压缩方法来减少transformer的权重

FPGA平台上transform的整体优化

在模型压缩的前提下，提出了一个两级优化方法，调度计算资源，优化延迟和吞吐率

降低硬件资源和能耗

提出了一个FPGA架构设计来支持模型压缩技术，开发了设计自动化和优化技术。

实验平台

选用模型： shallow Transformer和RoBERTa (base configuration)

shallow Transformer
架构包括encoder和decoder。
使用WikiText-2任务进行评估，这是一个无监督的序列到序列的问题，需要解码器部分。
RoBERTa
基本配置，预训练的Transformer架构，只有encoder
使用情绪分类任务划分，是一种监督学习，无需decoder

如图是两种模型的关键参数：
在这里插入图片描述

工具

实验评估

减小了16倍的NLP模型的大小
相比CPU设计，FPGA设计获得了27.07倍的性能提升和81倍的能效提升
GPU设计的功耗是FPGA设计的5.01倍，而FPGA在能效方面有8.8倍的提升

Transformer的压缩

FPGA架构设计

主要思想

Transformer的参数超过了FPGA的BRAM容量（在模型压缩后的前提下），因此将模型划分为embedding层和encoder/decoder栈。
浅层神经网络（shallow network）可以直接在FPGA上实现，但是先进的设计比如BERT和RoBERTa中有很多decoder/encoder，此时FPGA中DSP资源是不够的，这种情况下有必要进行PE的复用

将embedding层卸载到片外

embedding层占据了30.89%的参数，本质上是一个将离散的token转换成连续空间的查找表，计算相对encoder/decoder栈较小，因此可以卸载embedding层到片外存储中，从而将计算最密集的权重部署在片上ram中

开发新模块缓解IO约束

本文开发了层间粗粒度流水线、层内细粒度流水线和计算调度。

FPGA架构组成

FPGA设计包含了Encoder/Decoder计算单元、片上存储bank、transformer控制器以及片外存储（DDR）。
在这里插入图片描述

Transformer控制器

Transformer控制器控制来自PCIe、BRAM和计算单元的输入的计算流和数据流

Encoder/Decoder计算单元

encoder和decoder有共同的操作，因此可以将其分成不同的计算原语，包括不同大小的矩阵乘，向量指数运算等，Transformer控制器可以通过将multi-head attention, linear, 和add/norm 模块组合构成encoder和decoder模块。

Multi-Head Attention单元

该鄙见包含了多个PE (Processing elements，来实现矩阵乘) bank、多个buffer、一个归一化模块、一个掩码功能模块和一个softmax模块。
输入数据从DDR输入进encoder流水线中，然后与BRAM中的Q、K相乘，中间数据结果传递到buffer中；接着执行归一化操作、softmax、后续的矩阵层操作。
每个head都已一个控制器来控制计算流和数据流，同时支持mask操作
在这里插入图片描述