1、背景
所谓“封装技术”是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以CPU为例，实际看到的体积和外观并不是真正的CPU内核的大小和面貌，而是CPU内核等元件经过封装后的产品。封装技术对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB（印制电路板）的设计和制造，因此它是至关重要的。
封装也可以说是指安装半导体集成电路用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，对于很多集成电路产品而言，封装技术都是非常关键的一环。
封装上主要注意如下几个问题：
1．芯片面积与封装面积之比为提高封装效率，尽量接近1：1
2．引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能
3．基于散热的要求，封装越薄越好
1.1 封装流程
2、主要封装技术
2.1 DIP封装（Dual In-line Package）
DIP封装也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。DIP封装具有以下特点：
1．适合在PCB(印刷电路板)上穿孔焊接，操作方便。
2．芯片面积与封装面积之间的比值较大，故体积也较大。
2.2 QFP/PFP技术
QFP技术的中文含义叫方型扁平式封装技术（Plastic Quad Flat Package），QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。
PFP技术的英文全称为Plastic Flat Package，中文含义为塑料扁平组件式封装。用这种技术封装的芯片同样也必须采用SMD技术将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊盘。将芯片各脚对准相应的焊盘，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。该技术与上面的QFP技术基本相似，只是外观的封装形状不同而已。
BQFP 封装 (quad flat package with bumper)是带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程 中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中 采用 此封装。引脚中心距0.635mm， 引脚数从84 到196 左右。
QFP/PFP封装具有以下特点：
1. 适用于SMD表面安装技术在PCB电路板上安装布线。
2．封装外形尺寸较小，寄生参数减小，适合高频应用。
3．操作方便，可靠性高。
4．芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
2.3 PGA技术
该技术也叫插针网格阵列封装技术（Ceramic Pin Grid Array Package），由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的PGA插座。为了使得CPU能够更方便的安装和拆卸，从486芯片开始，出现了一种ZIF CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。该技术一般用于插拔操作比较频繁的场合之下。
PGA封装具有以下特点：
1．插拔操作更方便，可靠性高；
2．可适应更高的频率；
3．如采用导热性良好的陶瓷基板，还可适应高速度、大功率器件要求；
4．由于此封装具有向外伸出的引脚，一般采用插入式安装而不宜采用表面安装；
5．如用陶瓷基板，价格又相对较高，因此多用于较为特殊的用途。它又分为陈列引脚型和表面贴装型两种。
2.4 BGA技术
BGA技术（Ball Grid Array Package）即球栅阵列封装技术。该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但BGA封装占用基板的面积比较大。虽然该技术的I/O引脚数增多，但引脚之间的距离远大于QFP，从而提高了组装成品率。而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。另外该技术的组装可用共面焊接，从而能大大提高封装的可靠性；并且由该技术实现的封装信号传输延迟小，适应频率可以提高很大。
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚 LSI 用的一种封装。 封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm^2;而引脚中心距为0.5mm 的304 引脚 QFP 为40mm^2。而且 BGA 不用担心QFP那样的引脚变形问题。
最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。现在也有一些LSI厂家正在开发500引脚的 BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
BGA封装具有以下特点：
1．I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率
2．虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能
3．信号传输延迟小，适应频率大大提高
4．组装可用共面焊接，可靠性大大提高
BGA封装的不足之处：
BGA封装仍与QFP、PGA一样，占用基板面积过大；塑料BGA封装的翘曲问题是其主要缺陷，即锡球的共面性问题。共面性的标准是为了减小翘曲，提高BGA封装的特性，应研究塑料、粘片胶和基板材料，并使这些材料最佳化。同时由于基板的成本高，而使其价格很高。
2.5 SFF技术
SFF是Small Form Factor的简称，英特尔将其称为小封装技术。小封装技术是英特尔在封装移动处理器过程中采用的一种特殊技术，可以在不影响处理器性能的前提下，将封装尺寸缩小为普通尺寸的40%左右，从而带动移动产品内其他组件尺寸一起缩小，最终让终端产品更加轻薄、小巧、时尚，并且支持更丰富的外观和材质的设计。
3、封装技术发展
芯片的封装技术已经历经好几代的变迁，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近，适用频率越来越高，耐温性能越来越好，以及引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等，都是看得见的变化。
衡量芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。
为满足发展的需要，在原有封装方式的基础上，又增添了新的方式一一球栅阵列封装，简称BGA（Ball Grid Array Package）。BGA 封装技术有这样一些特点：I / O引脚数虽然增多，但引脚间距并不小，从而提高了组装成品率；虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和重量都较以前的封装技术有所减少；寄生参数减小，信号传输延迟小，使用频率大大提高；组装可用共面焊接，可靠性高。不过BGA封装仍然存在着占用基板面积较大的问题。
4、先进封装技术
4.1 什么是先进封装
迄今为止，全球集成电路封装技术一共经历了五个发展阶段。通常认为，前三个阶段属于传统封装，第四、五阶段属于先进封装。当前的主流技术处于以CSP、BGA为主的第三阶段，且正在从传统封装（SOT、QFN、BGA等）向先进封装（FC、FIWLP、FOWLP、TSV、SIP等）转型。
与传统封装相比，先进封装采用非焊接形式封装，应用场景主要适用于存储器、CPU和GPU等，在先进封装工艺中，除了需要用到传统的封测设备，还需要使用晶圆制造前道工艺的部分设备。并存在技术难度大、研发成本高、应用场景较少等缺陷。
4.2 2.5D封装
2.5D封装是传统2D IC封装技术的进步，可实现更精细的线路与空间利用。在2.5D封装中，裸片堆叠或并排放置在具有硅通孔（TSV）的中介层顶部，可提供芯片之间的互联。2.5D封装由此诞生，并最终广泛用于高带宽内存（HBM）处理器集成。
2.5D封装通常用于高端ASIC、FPGA、GPU和内存立方体。2008年，赛灵思将其大型FPGA划分为四个良率更高的较小芯片，并将这些芯片连接到硅中介层。
4.3 3D封装
在3D IC封装中，逻辑裸片堆叠在一起或与存储裸片堆叠在一起，无需构建大型的片上系统（SoC）。裸片之间通过有源中介层连接。2.5D IC封装是通过导电凸块或硅通孔(TSV)将元件堆叠在中介层上，3D IC封装则将多层硅晶圆与采用TSV的元件连接在一起。
硅通孔技术是2.5D和3D 封装中的关键使能技术，半导体行业一直使用HBM技术生产3D IC封装的DRAM芯片。从3D封装的截面图可以看出，通过金属铜TSV实现了硅芯片之间的垂直互连。
4.4 小芯片（Chiplet）
芯片库中有一系列模块化芯片可以采用裸片到裸片互联技术集成到封装中。小芯片是3D IC封装的另一种形式，可以实现CMOS器件与非CMOS器件的异构集成。换句话说，它们是封装中的多个较小的SoC，也叫做小芯片，而不是一个大的SoC。
将大型SoC分解为较小的小芯片，与单颗裸片相比具有更高的良率和更低的成本。小芯片使设计人员可以充分利用各种IP，而不用考虑采用何种工艺节点以及采用何种技术制造。他们可以采用多种材料，包括硅、玻璃和层压板，来制造芯片。基于小芯片的系统是由中介层上的多个小芯片组成的。
4.5 扇出
在扇出封装中，“连接”被扇出芯片表面，从而提供更多的外部I/O。它使用环氧树脂塑封料完全嵌入裸片，不需要诸如晶圆凸块、上助焊剂、倒装芯片、清洁、底部喷洒充胶和固化等工艺流程，因此也无需中介层，使异构集成变得更加简单。
扇出技术是比其他封装类型具有更多I/O的小型封装。2016年，苹果借助台积电的封装技术，将其16纳米应用处理器与移动DRAM集成到iPhone 7的一个封装中，从而将这项技术推向舞台。
4.6 扇出晶圆级封装（FOWLP）
FOWLP技术是对晶圆级封装（WLP）的改进，可以为硅片提供更多外部连接。它将芯片嵌入环氧树脂塑封料中，然后在晶圆表面构建高密度重分布层（RDL）并施加焊锡球，形成重构晶圆。
它通常先将经过处理的晶圆切成单个裸片，然后将裸片分散放置在载板上，并填充间隙以形成重构晶圆。FOWLP在封装和应用电路板之间提供了大量连接，而且由于衬底比裸片要大，裸片的间距实际上更宽松。在FOWLP封装中，硅倒装芯片嵌入到玻璃衬底中，RDL透过芯片扇出至玻璃通孔。
4.7 异构集成
将分开制造的不同元件集成到更高级别的组件中，可以增强功能并改进工作特性，因此半导体器件制造商能够将采用不同制造工艺流程的功能元件组合到一个器件中。
异构集成类似于系统级封装（SiP），但它并不是将多颗裸片集成在单个衬底上，而是将多个IP以小芯片的形式集成在单个衬底上。异构集成的基本思想是将多个具有不同功能的元件组合在同一个封装中。
4.8 高带宽内存（HBM）
HBM是一种标准化的堆栈存储技术，可为堆栈内部以及存储与逻辑元件之间的数据提供高带宽通道。HBM封装将存储裸片堆叠起来，并通过硅通孔（TSV）将它们连接在一起，从而创建更多的I/O和带宽。
HBM是一种JEDEC标准，它在封装内垂直集成了多层DRAM器件，封装内还有应用处理器、GPU和SoC。HBM主要以2.5D封装的形式实现，用于高端服务器和网络芯片。现在发布的HBM2版本解决了初始HBM版本中的容量和时钟速率限制问题。
4.9 中介层
中介层是封装中多芯片模块或电路板传递电信号的管道，是插口或接头之间的电接口，可以将信号传播更远，也可以连接到板子上的其他插口。
中介层可以由硅和有机材料制成，充当多颗裸片和电路板之间的桥梁。硅中介层是一种经过验证的技术，具有较高的细间距I/O密度和TSV形成能力，在2.5D和3D IC芯片封装中扮演着关键角色。
4.10 重分布层（RDL）
重分布层包含铜连接线或走线，用于实现封装各个部分之间的电气连接。它是金属或高分子介电材料层，裸片可以堆叠在封装中，从而缩小大芯片组的I/O间距。RDL已成为2.5D和3D封装解决方案中不可或缺的一部分，使其上芯片可以通过中介层相互进行通信。
4.11 硅通孔（TSV）
硅通孔（TSV）是2.5D和3D封装解决方案的关键实现技术，是在晶圆中填充以铜，提供贯通硅晶圆裸片的垂直互连。它贯穿整个芯片来提供电气连接，形成从芯片一侧到另一侧的最短路径。
从晶圆的正面将通孔或孔蚀刻到一定深度，然后将其绝缘，并沉积导电材料（通常为铜）进行填充。芯片制造完成后，从晶圆的背面将其减薄，以暴露通孔和沉积在晶圆背面的金属，从而完成TSV互连。在TSV封装中，DRAM芯片接地、穿透并与电极相连。
