依公知及经验整理，原创保护，禁止转载。
专栏 《深入理解DDR4》
内存和硬盘是电脑的左膀右臂， 挑起存储的大梁。因为内存的存取速度超凡地快， 但内存上的数据掉电又会丢失，一直其中缓存的作用，就像是我们的工作桌面， 而硬盘就像是仓库，各自扬长避短。
内存技术一直在发展， 从早期的SIMM 到 DDR, 再在 DDR 上不断子迭代， DDR1 -> DDR2 -> DDR3 -> DDR4，出于好奇心，我们探一探DDR 的发展历程。
图来源： [今日头条]
发源
很久很久以前， 电脑上是没有单独的内存条的，内存芯片是直接以 DIP 形式在主板上。但当时容量非常非常小，只有 64KB 到256KB [1]。在主板容量是固定的， 不能扩展。
SIPP
随着80286 处理器出现，主板上的内存已无法满足系统需求，内存条开始出现， 最开始的内存条是 SIPP（Single In-line Pin Package）.
图： 30pin SIPP （Single In-line Pin Package）， 来源：系统之家
SIMM
SIPP 很快被 SIMM 取代， SIMM 是金手指， 这与我们现代看到的金手指一致，两侧金手指， 工作电压是 5V, 有 30 pin SIMM, 64 pin SIMM, 72 pin SIMM.
386、486以及后来的奔腾、奔腾Pro、早期的奔腾II处理器多数会用72 pin 内存。72 pin 内存位宽是 32 bit, 对于32 bit 处理器， 一根内存条即可。 64 bit 处理器， 用两根就可。
图 30pin SIMM （Single In-line Pin Package）
SDR SDRAM内存
内存条由 SIMM 变成 DIMM， 算是一场大的革新， SIMM 两边金手指传输相同的数据， 而 DIMM 两边金手指传输不同的数据。内存条进入到 SDR SDRAM 时代。
SDR 是指的在时钟单边沿发送数据， SDRAM其实就是同步DRAM的意思，内存频率与CPU外频同步，这大幅提升了数据传输效率，SDR SDRAM 64bit的数据位宽与当时CPU的总线一致，只需要搭载一根内存条， 受到消费者广泛欢迎。
DDR内存
DDR SDRAM（Dual Date Rate SDRAM, 是时钟双边沿都传输数据， 在相同频率下， 传输速率是 SDR SDRAM 的两倍， 在使用上， 它的地址方式和控制方式与 SDR SDRAM 几乎一致， 这使得从 SDR SDRAM 技术切换到 DDR SDRAM 是水到渠成的事情。这么美好的事情就这样顺其自然发送了。自此开启了 DDR 的大时代，时至今日，我们还在DDR 的大家庭里，只是子世代在持续迭代。
DDR2 以及后面的DDR 系列都是 DDR 的迭代, 看看这个大家庭吧。
图 DDR 到 DDR4 改进量化指标
图来源： 系统之家-作者quers
DDR2 和前一代比，
功耗降低了 28%
速度提升了 50.3%
容量增加了 100%
DDR3 和前一代比，
功耗降低了 16.6%
速度提升了 166.5%
容量增加了 300%
DDR3 真是一个飞跃啊~
DDR4 和前一代比，
功耗降低了 20%
速度提升了 100%
容量增加了 300%
DDR2
DDR2与DDR的区别
指标差异
| DDR | DDR2 | |
|---|---|---|
| 电压 | 2.5V | 1.8V |
| 频率 | 100MHz~200MHz | 200MHz~400MHz |
| 速率 | 200Mps~400Mps | 400Mps~800Mps |
| 预取 | 2 bit | 4 bit |
| 封装 | TSOPII | FBGA |
百度百科:
DDR2的最大突破不在于普遍认为的传输能力翻倍，而在于更低发热和功耗的情况下，DDR2能够实现更高的频率，超越了标准DDR的400MHz限制。
而这得益于以下两点：
- FBGA封装提供了更好的电气性能与散热性。
- DDR2采用1.8V电压，相对于DDR的2.5V，降低了不少。
新功能
OCD、ODT和POST
（1）ODT：ODT是让DQS、RDQS、DQ和DM信号在终端电阻处消耗完，防止这些信号在电路上形成反射。
（2）Post CAS：旨在提高DDR2内存的利用效率。 在没有使用Post CAS功能时，当前行的CAS命令占用了地址线，导致对其他L-Bank的寻址操作被延迟，并使数据I/O总线出现空闲。通过使用Post CAS，能够消除命令冲突，从而提高数据I/O总线的利用率。
来源： AET
（3）OCD（Off-Chip Driver）：
OCD起到的作用是调整DQS与DQ之间的同步，以确保信号的完整性和可靠性。OCD主要用于调整I/O接口端的电压，以补偿上拉和下拉电阻的值，从而将DQS与DQ数据信号之间的偏差降到最低。在调校过程中，我们将分别测试DQS高电平和DQ高电平，以及DQS低电平和DQ高电平时的同步情况。如果测试结果不符合要求，将通过设置地址线的突发长度来传递上拉/下拉电阻等级。
来源： AET
DDR3
指标差异
| DDR2 | DDR3 | |
|---|---|---|
| 电压 | 1.8V | 1.5V |
| 频率 | 200MHz~400MHz | 400MHz~800MHz |
| 速率 | 400Mps~800Mps | 800Mps~1600Mps |
| 预取 | 4 bit | 8 bit |
| 封装 | FBGA | CSP和FBGA封装 |
| BANK 数 | 4 & 8 | 8 |
| 突发长度 4 | 4(兼容) & 8 |
新功能
ZQ： 接240欧姆的低公差参考电阻
SRT（Self-Reflash Temperature）可编程化温度控制存储器时钟频率
PASR（PartialArray Self-Refresh）局部Bank刷新
点对点连接（point-to-point,p2p）
RESET
Dynamic ODT
DDR4
| DDR3 | DDR4 | |
|---|---|---|
| 电压 | 1.5V | VDD1.2V， VDDQ 1.2V， VPP 2.5V |
| 频率 | 400MHz~800MHz | 800MHz~1600MHz |
| 速率 | 800Mps~1600Mps | 1600Mps~3200Mps |
| 预取 | 8 bit | 8 bit |
| 封装 | CSP和FBGA封装 | FBGA |
| BANK 数 | 8 | 16 |
| 突发长度 | 4(兼容) & 8 | 4 |
新功能
CRC
DBI
Multi preamble
参考
| 1 | DDR内存的前世今生 |
| 2 | DDR与DDR2、DDR3的区别 |
|
免责声明：
一. 本博客及动态出现的信息，均仅供参考。本人将尽力以求所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性。本人对有关资料所引致的错误、不确或遗漏，概不负任何法律责任（包括侵权责任、合同责任和其它责任）。
二. 任何透过本博客及动态的网页或链接及得到的资讯、产品及服务，本人概不负责，亦不负任何法律责任。
三. 本博客及动态使用的信息，网页或链接（图片）可能由于本人疏忽未标明作者和出处，如有侵权，请立即与本人取得联系。
四. 本博客及动态支持保护知识产权，任何单位或个人认为本博客及动态中的网页或链接内容可能涉嫌侵犯其知识产权，应该及时向本人提出，并提供侵权情况证明。本人会依法尽快删除相关内容或断开相关链接。
五. 本博客内容仅供学习交流，禁止商用。
六. 阅读并使用本博客及动态包括其提供的网页链接及资源时，即代表您已阅读并同意本免责声明的全部内容。如有异议，请立刻关闭本网页并屏蔽本人动态并停止使用。
