AXI Interconnect IP核内部包含一个 Crossbar IP核，用于在 Slave Interfaces（SI）和 Master Interfaces（MI）之间路由传输。在连接 SI 或 MI 到 Crossbar 的每条路径上，可以选择性地添加一系列 AXI Infrastructure cores（耦合器），以执行各种转换和缓冲功能。这些耦合器包括 Register Slice、Data FIFO、Clock Converter、Data Width Converter 和 Protocol Converter。

这些耦合器的功能如下：

• Register Slice：通常用于在数据路径中插入一个或多个寄存器级延迟，以便满足时序要求或进行数据缓冲。
• Data FIFO：用于在数据传输过程中提供缓冲，以确保数据流的连续性和稳定性。当主设备和从设备之间的数据传输速率不匹配时，Data FIFO 可以起到平衡作用。
• Clock Converter：当主设备和从设备在不同的时钟域中运行时，Clock Converter 负责将数据从一个时钟域转换到另一个时钟域，以确保数据的正确同步和传输。
• Data Width Converter：当主设备和从设备的数据宽度不同时，Data Width Converter 负责将数据从一个数据宽度转换到另一个数据宽度，以便在它们之间进行数据传输。
• Protocol Converter：当主设备和从设备使用不同的 AXI 子协议（如 AXI4、AXI3 或 AXI4-Lite）时，Protocol Converter 负责在它们之间进行协议转换，以确保数据的正确传输。

AXI Interconnect IP核可以根据需要进行配置，以支持最多16个Slave Interfaces (SI) 和最多16个Master Interfaces (MI)。每个SI连接到一个AXI主设备，用于接收写和读事务请求。每个MI则连接到一个AXI从设备，并向从设备发出事务。

在AXI Interconnect IP核的中心是交叉开关（crossbar）IP核，它负责在SI和MI之间的所有AXI通道上路由传输。在SI和交叉开关之间或交叉开关和MI之间的每条路径上，可以有一个或多个基础核（infrastructure cores），它们执行各种转换和存储功能。

交叉开关有效地将AXI Interconnect IP核在SI相关功能单元（SI半球）和MI相关单元（MI半球）之间进行了分隔。

AXI Interconnect IP核的使用模型非常灵活，它可以将一个或多个AXI内存映射主设备连接到一个或多个内存映射从设备。每个连接的主设备可能是发起AXI事务的IP核（端点主设备），或者是上游AXI Interconnect IP核的级联主接口。每个连接的从设备可能是AXI事务的最终目标（端点从设备），或者是下游AXI Interconnect IP核的级联从接口。此外，连接的主设备或从设备也可以是AXI基础转换/存储 IP核之一，尽管这些功能通常在AXI Interconnect IP核内部执行，以避免顶层设计的混乱。

每个AXI Interconnect IP核都可以配置为执行以下一般连接模式之一：

• N-to-1 互联
• 1-to-N 互联
• N-to-M 互联（交叉开关模式）
• N-to-M 互联（共享访问模式）

互联也可以配置为连接一个主设备到一个从设备，在这种情况下，IP集成器将自动实例化并配置路径上所需的任何耦合器。

1 N-to-1 互联

当多个主设备需要访问单个从设备（如内存控制器）时，应使用N-to-1配置的AXI Interconnect IP核。

在这种配置中，还可以执行任何可选的转换功能，如数据宽度和时钟速率转换，如图2-2所示。通过AXI Interconnect IP核，多个主设备可以按照预定的优先级或仲裁机制访问共享的从设备，同时保持数据传输的效率和正确性。

2 1-to-N 互联

当单个主设备（通常是处理器）需要访问多个内存映射的从设备（外设）时，应使用1-to-N配置的AXI Interconnect IP核。在这种情况下，不需要进行仲裁（在地址和写数据路径上），因为只有一个主设备在发送请求。

在1-to-N配置中，AXI Interconnect IP核将单个主设备的AXI事务路由到多个从设备。每个从设备通常代表一个不同的内存映射外设，如GPIO、UART、SPI等。由于没有多个主设备竞争访问，因此不需要进行仲裁。

图2-3展示了这种配置的简化示例，其中单个主设备通过AXI Interconnect IP核连接到多个从设备。AXI Interconnect IP核确保主设备的事务被正确地路由到目标从设备，同时可能还执行一些转换或缓冲功能（如果需要）。

这种配置适用于需要处理器访问多个外设的嵌入式系统，其中处理器作为主设备，而各个外设作为从设备。通过使用AXI Interconnect核心，可以简化系统设计，提高性能和可靠性。

3 N-to-M互联

N-to-M互联（交叉开关模式）是AXI Interconnect IP核的一种应用场景，它采用共享地址多数据（SAMD）拓扑结构，通过稀疏数据交叉开关连接，使用单一的共享写和读地址仲裁。

在这种模式下，AXI Interconnect IP核可以同时处理来自多个主设备（N个）的事务请求，并将它们路由到多个从设备（M个）。交叉开关的设计使得任何主设备都可以与任何从设备进行通信，从而实现了高度灵活的连接性。

图2-4和图2-5可能展示了这种配置的示意图，其中可以看到主设备和从设备通过交叉开关进行连接，共享地址仲裁模块负责处理所有设备的地址请求，确保数据能够正确、高效地传输。

这些图并非直接提供，但可以根据描述自行绘制或查找相关资料以获取更详细的信息。

在AXI Interconnect IP核的N-to-M互联（交叉开关模式）中，根据配置的稀疏连接映射，每个SI（Slave Interface）槽位通过并行的写和读数据路径连接到它可以访问的所有MI（Master Interface）槽位。当多个源需要向不同的目标发送数据时，只要满足AXI顺序规则，数据传输就可以独立且并发地进行。

通过禁用未使用的路径，可以减少数据路径复用逻辑和地址解码逻辑，从而降低FPGA资源的利用率并加快时序路径。

所有SI槽位的写地址通道都输入到中央地址仲裁器中，该仲裁器一次只允许一个SI槽位访问。读地址通道也采用相同的处理方式。每个仲裁周期的获胜者将其地址信息传输到目标MI槽位，并将条目推入适当的命令队列中，这些命令队列使各种数据路径能够将数据路由到正确的目的地，同时强制执行AXI顺序规则。

交叉开关模式仅在AXI Crossbar被配置为AXI4或AXI3协议时可用。这种模式允许在复杂的系统中实现高效且灵活的数据传输。