第四章大模板卷积ASIC设计方案
P80
实时图SPRM 数据位宽64bit，4个SPRAM，同时得到4行数据
绘制卷积芯片数据路径图，卷积芯片内部模块图
根据这个图，本书后续对各个模块都进行介绍。
P81
第一个模块 图像输入前端FIFO
学习图像处理中好的设计思路：帧格式校验和数据拼接
实现方式见下：
(1)帧格式校验
当从前端FIFO中读取数据，检测到帧起始信号有效时，开始计数（假设一帧图像个数为F)。若计数达到F时还未检测到下一帧的帧起始信号，则前端FIFO不会将数据写入后端FIFO中。同理，若未计数到F时已经检测到下一帧的帧起始信号，则FIFO重复读取上一帧的最后一位数据，直到达到F为止。这样就能很好地解决帧数据不齐的问题。
(2)数据拼接
将8 bit有效数据信号转化为64 bit数据写入后端FIFO中。图像大小可变，这样有可能存在这种情况，即一行数据不能够刚好拼成n个64 bit，例如，一行数据为321x8bit，那么只能拼成40个64 bit。这样就把每一行最后一个8 bit 数据重复若干次，直到拼接为一个完整的64 bit数据。
第二个模块 图像输入后端FIFO
它的作用是对拼接后的64bit数据进行缓存，根据使能控制和地址信号，写入实时图像缓存部分（SPRAM 4块）。
为什么要有图像输入后端FIFO，因为SPRAM的写操作所需带宽小，读操作所需带宽大，所以要优先保证它的读操作。
对于图像输入后端FIFO的要求，有一定的存储容量，读时钟必须比写时钟快，避免出现FIFO满的情况，导致数据丢失，但可以出现FIFO空。
在图像输入后端FIFO可以通过计数来模拟帧有效信号，因为在图像输入前端FIFO已经做好了帧对齐。
图像输入后端FIFO的状态机思路：
（1）两个状态，空闲和读FIFO
（2）状态间的切换
复位时或者FIFO为空时，进入空闲状态；
空闲状态下，FIFO为非空时，进入读FIFO状态；
读FIFO状态下，如果FIFO读使能为1或者开始写ram为1，保持读FIFO；如果复位时或者FIFO为空时，进入空闲状态。
