由cmos到基本逻辑门

cmos

如图所示，$g=0$时，p管连通，n管断开；否则相反。

Not gate

$p$管在上，$n$管在下；当$A=1$，$p$断开，$n$接通，$Y$输出GND，即为0。否则 $Y$输出 $V_{DD}$，即为1。

NAND gate

$p$管并联，$n$管串联；根据与非的逻辑，$A,B$只要有任何一个为0，就会输出1；只有全1，才会输出0。

NOR gate

$p$管串联，$n$管并联；根据或非的逻辑，$A,B$只要有任何一个为1，就会输出0；只有全0，才会输出1。

参考资料

[1] Digital Design and Computer Architecture RISC-V Edition by Sarah Harris, David Harris