“ Pulse Width ”区域 （ 管脚开关限制 ）

“ Design Timing Summary ” （ 设计时序汇总 ） 部分的“ Pulse Width ” （ 脉冲宽度 ） 区域可显示与管脚开关限制相关的所有检查：

• 最小低脉冲宽度

• 最小高脉冲宽度

• 最小周期

• 最大周期

• 最大偏差 （ 例如 ， PCIe 或 GT [ 仅限 UltraScale 器件 ] 的相同叶节点单元的 2 个时钟管脚之间最大偏差 ） 。 报告值为：

• “ Worst Pulse Width Slack (WPWS) ” （ 最差脉冲宽度时序裕量 ）： 对应于同时使用最小延迟和最大延迟时以上列出的所有时序检查的最差裕量。

• “ Total Pulse Width Slack (TPWS) ” （ 总体脉冲宽度时序裕量 ）： 仅考量设计中每个管脚的最差违例时 ， 所有 WPWS 违例的总和。其值为 ： 0 ns， 前提是满足所有相关约束。 负值，前提是存在违例。

• “ Number of Failing Endpoints ” （ 故障端点数 ）： 含违例 (WPWS < 0 ns) 的管脚总数。

• “ Total Number of Endpoints ” （ 端点总数 ）： 已分析的端点总数。

5、“ Clock Summary ”部分

“ Timing Summary ” （ 时序汇总 ） 报告的“ Clock Summary ” （ 时钟汇总 ） 部分所含信息 report_clocks 所生成的信息相似：

• 设计中的所有时钟 （ 包括 create_clock 和 create_generated_clock 创建的时钟以及工具自动创建的时 钟） 。

• 每个时钟的属性 ， 如名称、周期、波形和目标频率。