cadence SPB17.4 S032 - Update Symbols失败的问题

概述

铺铜后, 进行DRC, 发现安装孔不太合适, 有DRC警告.
安装孔是一大孔, 上面打了一圈小孔. 这些小孔有警告, 说孔和孔之间不能干涉.
开始将这些DRC Waived掉, 挺麻烦的.
就想换个封装.
换好封装后, 更新符号.

更新不成功.
如果手工删掉安装孔和带安装孔的元件(delete 或者 Delete component), 再保存板子工程, allegro就会崩溃退出. 这是能重现的…
折腾了好几个小时, 搞定.

笔记

更新符号时, 板子的DRC不能有错, 不能铺铜, 这可能是allegro的bug.

将铺铜拆了, 这里我不太确定, 好像铺铜后, 再DRC, 检测不出错误(e.g. GND的线有多余的线头或分差).

先对板子DRC, 保证通过.




再引入网表, 更新符号, 就会成功了.
然后铺铜, 去死铜, DRC, 调整丝印, 出板子.

END