芯片SoC设计你了解吗？

news2025/2/28 12:50:35

数字IC设计根据岗位性质一般包含SOC设计，前端设计，ASIC设计，逻辑设计，IP设计，CPU设计等。
有人说：做IP设计就是翻译官，做SOC设计就是连连看。
SoC设计是做什么的？与IP设计有什么不同？
IP设计工程师每天的工作，编码，debug，接口定好了，时钟只给一个，内部不让分频。不用做过异步处理。按照公司的编码规范和flow，综合，fomal一把过，后端基本不会有你的问题。专注于算法协议，专注于代码设计，追求用比别人小30%的面积，快30%的速度来实现同样的功能。协议、代码和波形，甚至有时候有股做软件的错觉。
做soc才感觉自己做的是芯片，做的是硬件。

-时钟复位，子系统时钟方案设计，fullchip的时钟方案设计。

面向产品，根据市场需求，进行IP的选型和评估。
处理器选型，内存的容量与访问权限。整个SOC的地址规划，中断管理。
SOC的总线互联矩阵设计，性能优化评估。
memory资源的生成和管理。
综合sdc的编写或提供，综合约束和时序问题解决。
Power，整个芯片的PMIC供电，芯片内部各个power domain的划分，整个SOC低功耗设计，UPF的设计与验证。
Pinmap，芯片的布局，引脚规划，哪些可以做pinmux来复用。

后端出现的各种PR时序和约束问题支持解决，一直到Tape out。
看到了这些才有了做芯片、做硬件的感觉。
在这里插入图片描述

SOC整合

SOC工程师很经典的一个工作就是集成，集成各个IP成子系统，集成各个子系统成full chip，要么很多硅农自嘲做SOC就是连连看。比起集成，其实叫整合更贴切，SOC整合，最主要的是整合人，集成代码是最简单的。各个IP的接口，时钟复位，memory的生成管理，地址的划分，中断的规划，互联总线的规划。把这些资源整合起来，才形成最终的产品。接触的人就更多了，SOC验证出了问题先找你debug，完了发现是IP的问题。软件访问寄存器怎么都通不了，找你debug发现原来是偏移地址不对。加速器 EDA FPGA验证平台，找你要版本，不然阻塞进度。综合找你综合又不过，来分析timing。后端找你PR时序还是有问题，怎么能做前端做些优化。做SOC主要是跟人打交道。时间碎片化。

版本发布管理

SOC工程师需要承载代码管理发布职责，与IP设计不同，一个设计对一个验证，或者多个设计对多个验证。但都是用一个EDA平台，讲究的就是小步快跑，快速迭代。发现bug了，聊天软件说一下，改完立马上传进行回归。SOC的级别要发布的代码规模最小也是一个子系统级别的，面向多个平台，EDA平台，加速器Zebu/Palladium，FPGA平台，综合等。多方面需求，代码库上的代码是时刻都会有人上传的，所以就需要切出一个稳定版本，保证多个平台在任意时刻取到的都是一致的。这就要用到Tags版本发布。Tags代码版本管理，即研发到一定阶段的里程碑版本，需要包含release note，版本feature说明等。每一个IP，每一个子系统，层层流水发布版本，最后构成了一个full rtl的SOC版本给多个平台。也有一套方法学。

SoC芯片设计流程是怎样的？

SOC简易设计流程如下图所示，关于芯片设计流程的详细介绍，芯学长网上有，这里就不过多介绍了，如果不太了解芯片设计每个岗位具体负责什么工作？自己更适合哪个岗位，都可以去芯学长网去查看。
在这里插入图片描述

SOC工程师是加班接力棒

SOC的Top肯定是最后一个freeze的，IP组的同事都休息一阵了，甚至都有时间准备开发下一版了。但是SOC的同事还在坚持擦屁股。加班接力棒，算法加班-IP设计加班-IP验证加班-SOC设计加班-SOC验证加班-后端加班。上游delay了，项目不能delay，时间就得往下游压缩。后端同事已经哭晕到厕所。