一、芯片引脚介绍

1.芯片引脚

2.引脚描述

二、系统结构图

三、功能描述

1.总线超时，自动断开连接

当 SDAOUT 或 SCLOUT 为低电平时，将启动内部定时器。定时器仅在相应输入变为高电平时重置。如果在 30ms （典型值） 内没有变为高电平，则 SDAIN 和 SDAOUT 之间以及 SCLIN 和 SCLOUT 之间的连接将断开。至少 40μs 后，XJ4307 在 SCLOUT 上自动生成多达 16 个 8.5kHz （典型值） 的时钟脉冲，以尝试松开总线。当 clock pulses 完成时，将在 SCLOUT 和 SDAOUT 上生成一个 stop bit，以重置该总线上的任何 circuity。当低电平 SDAOUT 或 SCLOUT 引脚变为高电平时，连接使能，等待停止位或总线空闲建立连接。当通电进入总线卡住为低电平状态时，连接 I/O 卡上的 SDA 和 SCL 总线与背板上总线的连接电路不会激活，只有在 SDAOUT 和 SCLOUT 为高电平时才会复位。UVLO 后 30ms ，如上所述进行自动计时。

2.READY 引脚输出

当 ENABLE 为低电平、启动序列尚未完成或XJ4307由于总线卡住情况而断开连接时，此引脚提供的数字流量为低电平。当 ENABLE 为高电平且输入和输出连接时，READY 变为高电平。该引脚由一个开漏下拉驱动，能够在引脚上保持 0.4V 电压的同时吸收 3mA 电流。将电阻器连接到 VCC 以提供上拉。

黄色：SCLIN

蓝色：SCLOUT

红色：READY

3.ENABLE引脚

这是一个 1.4V 数字阈值输入引脚。对于正常操作，将 ENABLE 拉高。将 ENABLE 驱动到 0.8V 以下可隔离 SDAIN 与 SDAOUT、SCLIN 与 SCLOUT 并断言 READY 为低电平。故障发生后 ENABLE 上的上升沿强制 SDAIN、SDAOUT 和 SCLIN、SCLOUT 之间建立连接。如果未使用，请连接到 VCC。