UDP网口(3)逻辑组包(下)

在这里插入图片描述

文章目录

1.ARP应答验证
2.UDP实现思路
3.UDP接收验证
4.UDP发送验证
5.总结与思考
6.传送门

1.ARP应答验证

创建一个ARP应答工程，当PC发出ARP请求的时候，手动按下板卡指定按键，将会响应ARP应答。以此验证phy芯片的配置正常，硬件链路正常，也验证了CRC32bit 校验代码。判断和验证步骤如下。
1.打开本地“网络和Internet设置”，选择“更改适配器选项”，右键以太网选择“属性”，双击“Internet协议版本4”，配置ip地址为192.168.1.102。关于以太网组网，设备应该在同一个网段中，通常是192.168.x.x或者10.0.x.x。此处配置为192.168.1.102指在FPGA记录了PC机的IP地址为192.168.1.102，另外，任何与此FPGA板卡网口的主机应该配置为该ip地址。
在这里插入图片描述
2.命令提示符输入 ipconfig /all查看主机MAC地址

3.连接设备，并且上电，烧入FPGA程序。使用ping命令或者通过上位机向FPGA板卡发送数据，因为本地ARP映射表中没有对应ip地址的mac地址，因此都会下发ARP请求报文。实践中通过在命令提示符中ping 192.168.1.10，即可产生PC到FPGA的ARP报文，与此同时观察已打开的wireshark可抓取到请求包，与此同时按下指定板卡按键，则可收到ARP应答报文如步骤4所示。Ping命令使用的网络层的ICMP协议，因为该工程并没有实现这个协议，所以ping不通是正常现象，此处用它是为了让PC发出ARP请求。
4.打开wireshark（提前打开），选择与板卡相连的以太网卡。
在这里插入图片描述
在与步骤3同步的时刻，即使用ping后，接着按下板卡按键（不同的板子可以自己指定）观察到ARP请求和应答报文如下。
下图为ARP请求包wireshark抓包状态

下图为ARP请求包wireshark请求包与fpga接收时序图对比
在这里插入图片描述

下图为ARP应答包wireshark应答包与fpga发送时序图对比

5.使用arp -a查看ARP映射表，已更新IP与MAC的映射，说明ARP应答实现成功，说明硬件电路正确。（使用管理员方式运行）

2.UDP实现思路

从前面的描述可以看到，不论经过什么硬件回路，不论是什么样的协议实现，对于FPGA逻辑的开发，本质上是实现与PHY芯片的读写操作。对于ARP协议，接收ARP请求，发送ARP应答；对于UDP协议，接收UDP数据包，发送UDP数据包。因此将所有的逻辑整合到一起，为后续在此基础上开发应用打好基础。将读写操作分离，整个逻辑分为三个子模块，一个是pll模块，为其他模块生成用户时钟；一个是writeOnly模块，负责向PHY芯片写数据；另一个是readOnly模块，负责读取PHY芯片的数据。架构简单使用，如下图所示。
在这里插入图片描述
Readonly模块负责接收UDP数据包和ARP请求报文，其他的报文一概忽略。将eth_rd_clk源同步接口的随路时钟接入BUFG全局网络，在模块内，使用该时钟作为用户时钟。rd_ctrl信号经过idelay固定延时15x78ps=1170ps，这是因为RTL8211芯片没有采用延时模式（见2.1节），实际测试中采用这个延时数据接收稳定。对数据信号rd_data做同样的处理。Rd_ctrl经IDELAYE2输出ctrl_delay信号，该信号进入IDDR原语模块，输出SDR信号iddr_ctrl[1:0],由iddr_ctrl[1]&iddr_ctrl[0]生成数据有效信号eth_sdr_valid。对于数据信号rd_data,也是先经过IDELAYE2调整数据窗口，然后经过IDDR变成SDR信号eth_sdr_data。获取到数据同步信号eth_sdr_valid和有效数据eth_sdr_data之后，按照前导码、定界符等一系列帧格式，解析出ARP请求报文跳入ARP处理段（sequence_cnt22-50）,根据ARP请求报文的ip地址和mac地址作为Writeonly模块的对端地址；同时生成arp_req_done信号，指示WriteOnly模块发起一次ARP响应。当收到UDP报文转到UDP处理段（sequence_cnt71-100），并将解析到的应用层数据保存到fifo中，输出有效字节个数信号rec_byte_num，输出rec_pkt_done信号指示WriteOnly信号发起一次UDP包传输。
Readonly模块负责发送UDP数据包和ARP应答报文。当收到ARP应答指示时，按照接收的ip地址和mac地址打包ARP应答数据，并在最后添加FCS校验字段，将生成的SDR的数据同步信号port_end和数据信号port_data_d分别进入ODDR生成DDR信号发送到RGMII接口上。收到UDP发送指示的时候，则按照UDP数据包格式打包，与ARP处某些固定字段不同之外，多了一个IP首部校验和字段（见2.6节），还涉及发送字节有效个数的问题，当不足18字节时，要补全。另外，校验模块输入有效信号和有效数据延迟一个周期才能出现校验值，为了将这个校验数据准确的打包到UDP数据包中还是做了一点处理，需要注意。写数据的用户时钟直接由pll提供，千兆模式RGMII对应125MHz，RGMII接口上的时钟也是由pll提供，与用户时钟同频率，不同的是相位有90°的偏差（由于未采用延时模式）。
关于代码中用到的原语的具体的配置将在系列文章的原语部分做介绍，本文不在做解释。为接收到小于18Bytes数据时，采用dummy数据填充至18字节产生的正确的效果。
当自己构建逻辑代码时，应该注意以下几点，①芯片延时模式未设置带来的时钟与数据的相位关系不同，在我的硬件环境中明确了发送数据为pll出来的125MHz作为用户时钟，125MHz偏差90°的相位时钟作为源同步时钟。②FCS采用CRC校验算法，是发送过程中很重要的一环，一旦出错，上位机将丢弃这个数据。③RGMII时序简单，但也应该稍微注意，例如在校验字段若数据有效信号拉低，则会导致校验数据无法正确发送，以至于上位机无法收到数据包。④关于ip首部校验，是在被校验的数据还没有填充完毕的时候就填出，因此需要单独的逻辑进行ip首部的16bit累加和校验。⑤现在的回环程序是在一帧之内的数据完成的，如果要是多帧连续发送，应该注意，两针之间千兆网的速度应该是有960ns 的间隔的。⑥接收数据因为时钟与数据的对应关系不对齐，因此需要添加idelay原语进行延迟，使数据对齐，目前程序中使用了200MHz的参考时钟，使用了15个抽头指，15*78ns的延迟，当数据不对齐的时候，明显的错误是把a4变成了f4等，大部分数据对，小部分数据异常的情况。⑦注意ODDR的ddr-sdr转换为i与i+4。

3.UDP接收验证

基于第一节成功获取ARP应答之后，创建UDP工程（里面含ARP的实现，该工程的ARP实现验证过程与第一节一致，在第5节附上下载链接），其代码搭建的思路按照第四节，此处先介绍使用这个代码该如何一步步验证。
首先要关注上位机到下位机的UDP数据是否发送成功，下图以此展示了上位机的发送状态，上位机单击发送之后wireshark的抓包状态，以及抓到的UDP下行包的具体内容与上位机发送的数据一致。然后使用ILA抓取到的接收到的数据与上位机的发送数据一致，证明接收链路与接收逻辑都正确。
在这里插入图片描述
下图为FPGA接收下行数据，与上图对比一致。

4.UDP发送验证

首先，通过ILA抓取到FPGA发送出来的数据，数据帧格式各字段都正确。然后看到wireshark找到UDP上行数据，显示上行数据内容与FPGA发送数据一致，最后在网口调试助手中看到，接收数据与FPGA发送数据一致，也与上位机下发数据一致。
在这里插入图片描述

5.总结与思考

关于上位机的开发非常简单，需要三个动作。①第一个动作是根据协议和ip地址以及当前的端口获取该端口的监控权。②通过检测readready信号，当数据来临的时候，通过readDatagram获取网口的数据到QByteArray。③通过writeDatagram函数向指定的ip和端口发送数据。与自己开发的上位机的联调结果如下，链接如下：Qt实现网络调试助手
在这里插入图片描述思考：
①在实际应用场景中，多是大量数据的发送，如何对该模块进行调用值得思考，这种场景可以是采集视频数据上行，或者发送图片数据下行，可以尝试构建如采集摄像头数据进入SDRAM，再通过网口回传到上位机显示的应用。或者通过以太网下发图片到DDR，然后在显示到TFT上。
②xilinx官方提供了一个用于实现以太网应用的ip核叫做TEMAC，Tri Mode Ethernet MAC，可以尝试通过这个IP实现数据收发功能。
③数据收发模块从逻辑上将可以有多种实现方式，综合考虑时序优化，资源节约的情况下可以做不同的尝试。
④如果工程复杂，可以考虑实现FPGA可以主动的发起ARP请求，在现有程序的基础上，做到这一点并不复杂。