目录
一 未知极性
二 正极性
三 负极性
不知道大家有没有遇到这个问题：什么？我们知道的module path delay 指的是定义在specify...endspecify block 中的语句，指示输入-输出的延迟信息。
这里的module path 竟然还有极性问题，今天，来学习一下。
模块路径的极性是一种指定，表示信号转换的方向在从输入到输出传播时是否反转。
这种任意极性描述不会影响数据或事件通过模型的实际传播，换句话说：输入-输出的上升或下降，取决于模块的内部逻辑，而不是这里的描述。别着急，继续往下看。
模块路径可以指定三种极性中的任何一种:
-未知极性
-正极性
-负极性
一 未知极性
默认情况下，模块路径的极性为未知;也就是说，路径源处的转换可能以不可预测的方式传播到目的地，如下所示:
—源端的上升可能导致源端的上升转换、下降转换或无转换。
—源端下降可能导致源端上升、下降或无上升。
例子如下：
二 正极性
对于正极性的模块路径，源端的任何转变都可能导致目标端的同样转变，如下所示:
—源端上升可能导致源端上升过渡
