目录
一、SR锁存器
1.SR锁存器的概念
2.作用
二、电平触发器（Flip-Flop）
1.时钟信号
2.电平触发的触发器电路结构
3.带异步置位复位的电平触发器
三、边沿触发器
1.特点
2.两个D触发器组成的边沿触发D触发器
3.CMOS边沿触发D触发器的典型电路
4.带有异步置位、复位端的CMOS边沿触发D触发器
四、脉冲触发的SR触发器
五、脉冲触发的JK触发器
六、触发器的分类
1.SR触发器
2.JK触发器
3.T触发器
4.D触发器
一、SR锁存器
双稳态器件是存储器件的基本模块
晶体管->门电路->锁存器->触发器->时序逻辑电路->存储器或各种数字处理器
1.SR锁存器的概念
SR锁存器英文 Set-Reset Latch。
是静态存储单元当中最基本，也是电路结构最简单的 一种，通常由两个或非门或者与非门组成。
2.作用
- 1.缓存
- 2.完成高速的控制器和慢速的外设不同步问题
- 3.解决驱动的问题
- 4.解决一个I/O口既能输出也能输入的问题
缺点：
- 1.电平触发，非同步设计，受布线延迟影响较大，很难保证输出没有毛刺产生。
- 2.latch将静态时序分析变得极为复杂。
定义：
- Q=1 Q'=0为锁存器的1状态
- Q=0 Q'=1为锁存器的0状态
- SD称为置位端或置1输入端
- RD称为复位端或置0输入端
二、电平触发器（Flip-Flop）
1.时钟信号
与锁存器不同在于，它除了置1，置0输入端以外，又增加了一个触发信号输入端。只有当触发信号到来时，触发器才能按照输入的置1，置0信号置成相应的状态，并保持下去，这个触发信号称为时钟信号（CLOCK），记作CLK。
只有当CLK为高电平的时候，传输信号才能触发电路变化，因此将 CLK的这种控制方式称为电平触发方式。
触发信号的方式
- 电平触发
- 边沿触发
- 脉冲触发
2.电平触发的触发器电路结构
CLK = 0时，G3、G4门截止，触发器保持原来状态不变。
CLK = 1时，与SR锁存器工作原理相同
3.带异步置位复位的电平触发器
置为复位作用可参考大佬：数字电路设计——复位信号（异步复位、同步释放）-CSDN博客
简而言之就是将电路强制到一个确定的状态
电平触发方式的动作特点
- 只有当CLK变为有效电平时，触发器才能接受输入信号， 并按照输入信号将触发器的输出置成相应的状态。
- 在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变，在CLK回到0以后，触发器保存的是CLK回到0以前的状态。
- 如果CLK=1期间输入信号多次发生变化，则触发器的状态也会发生多次翻转。
- 这降低了电路的抗干扰能力。
- 在一个时钟脉冲周期里，触发器发生多次翻转的现象叫做空翻。
D触发器（D锁存器）
CMOS传输门组成的电平触发D触发器
三、边沿触发器
边沿触发器英文 Edge Triggered。
只有在CLK的下降沿（或上升沿）时刻才对输入信号的状态响应， 而在此之前或之后输入状态的变化对触发器的次态没有影响。
1.特点
触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态。而在以前和以后，输入信号的变化对触发器的输出状态没有影响，这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性。
2.两个D触发器组成的边沿触发D触发器
3.CMOS边沿触发D触发器的典型电路
4.带有异步置位、复位端的CMOS边沿触发D触发器
四、脉冲触发的SR触发器
脉冲触发英文 Pulse trigger。
为了避免空翻现象，提高触发器工作的可靠性，希望在每个CLK 期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。
分类
- 脉冲触发的SR触发器（主从SR触发器）
- 脉冲触发的JK触发器（主从JK触发器）
脉冲触发SR触发器（主从SR触发器）典型电路
图形符号
特性表
特点：
- 1.将输入信号与输出状态的更新分成了两步进行， 确保触发器的输出状态在一个时钟周期内只可能改变一次
- 2.通过电平触发方式接收输入信号
五、脉冲触发的JK触发器
主从JK触发器英文 Master-slave JK trigger。
为了解决主从SR触发器对输入信号的约束问题（即S=R=1时，输出也有确定的状态），研制了主从JK触发器。
多输入端的主从JK触发器
脉冲触发的动作特点
（1)触发器的翻转分两步动作。
- 第一步：当CLK以高电平为有效信号时，在CLK=1期间主触发器接收输入端 （S、R或J、K)的信号，被置成相应的状态，而从触发器不动
- 第二步：CLK下降沿到来时从触发器按照主触发器的状态翻转，所以Q、Q'端 状态的改变发生在CLK的下降沿。（若CLK以低电平为有效信号，则Q和Q'状态 的变化发生在CLK的上升沿。）
（2)因为主触发器本身是一个电平触发SR触发器，所以在CLK=1 的全部时间里输入信号都将对主触发器起控制作用。
六、触发器的分类
1.SR触发器
凡在时钟信号作用下逻辑功能符合表中所规定的逻辑功能， 无论触发方式如何，均称为SR触发器
特性方程
2.JK触发器
特性方程
3.T触发器
在某些场合，需要这样一种逻辑功能触发器，当控制信号T=1 时，每来一个时钟信号他的状态就翻转一次，而当T=0时，时钟信号到达后他的状态保持不变，这种逻辑功能的触发器称为T触发器
特性方程
4.D触发器
特性方程
将JK触发器用作SR、T触发器
