文章目录 一、问题描述 二、verilog源码 三、仿真结果 一、问题描述 本次将实现7420逻辑芯片,它内部有2个4输入的与非门电路,外部有8个输入和2个输出管脚,功能框图如下所示: 二、verilog源码 module top_module ( input p1a, p1b, p1c, p1d, output p1y, input p2a, p2b, p2c,